本发明专利技术涉及一种阵列基板及其制作方法以及显示装置，该阵列基板包括多个像素，每个像素包括发光区域和不发光区域，在所述不发光区域中设置有并联的第一电容、第二电容和第三电容，其中，所述第一电容、第二电容和第三电容用于存储所述像素的数据线写入的信号。根据本发明专利技术的技术方案，通过在像素的不发光区域设置三个并联的电容，可以提高对应像素的存储电容Cst，以便将数据线写入的信号完全存储下来，保证在TFT关断后，仍能显示正确的灰阶，保证了面板的显示效果。
【技术实现步骤摘要】
本专利技术涉及显示
，具体而言，涉及一种阵列基板、一种显示装置和一种阵列基板制作方法。
技术介绍
在薄膜晶体管(即TFT，Thin Film Transistor)的有源驱动中，存储电容Cst用于存储数据线写入的信号，由于TFT管是被逐行打开的，因此存储电容Cst非常重要。当Cst的电容量不足，意味着在一行TFT被关断后，这一行的显示会失真。在OLED产品中现在多采用Doping Cst,即通过对P-Si (多晶硅，一般作为有源层I的材料)进行离子掺杂，使其变为导体，作为Cst的一个电极(即有源层I与源漏层5形成Cst)。但是仅仅只采用Doping Cst，由于在设计中会考虑到面板的分辨率，所以DopingCst的面积不能设计足够大，导致电容量不够大，仍会存在Cst电容量不足的问题。
技术实现思路
本专利技术所要解决的技术问题是，如何提高存储电容的电容量。为此目的，本专利技术提出了一种阵列基板，包括多个像素，每个像素包括发光区域和不发光区域，在所述不发光区域中设置有并联的第一电容、第二电容和第三电容，其中，所述第一电容、第二电容和第三电容用于存储所述像素的数据线写入的信号。优选地，在所述不发光区域设置有有源层，所述有源层的材料为掺杂半导体；在所述有源层之上设置有栅绝缘层；在所述栅绝缘层之上设置有栅极， 所述有源层与所述栅极形成所述第一电容。优选地，在所述栅极之上设置有间隔层；在所述间隔层之上设置有源漏层，所述源漏层与所述栅极形成所述第二电容。优选地，在所述源漏层之上设置有平坦层；在所述平坦层之上设置有第一电极，所述第一电极与所述源漏层形成所述第三电容。优选地，在所述栅绝缘层中设置有第一过孔，在所述间隔层中设置有第二过孔，所述源漏层通过所述第一过孔和所述第二过孔与所述有源层电连接；在所述间隔层中设置有第三过孔，在所述平坦层中设置有第四过孔，所述第一电极通过所述第三过孔和所述第四过孔与所述栅极电连接。优选地，在所述第三过孔和所述第四过孔中设置有搭接线，所述搭接线分别与所述栅极和所述第一电极电连接，且所述搭接线与所述源漏层相绝缘。优选地，所述搭接线与所述源漏层处于同一层。优选地，所述有源层与所述发光区域中的有源层处于同一层，和/或所述栅绝缘层与所述发光区域中的栅绝缘层处于同一层，和/或所述栅极与所述发光区域中的栅极处于同一层，和/或所述间隔层与所述发光区域中的间隔层处于同一层，和/或所述源漏层与所述发光区域中的源漏层处于同一层，和/或所述平坦层与所述发光区域中的平坦层处于同一层，和/或所述第一电极与所述发光区域中的第一电极处于同一层。本专利技术还提出了一种显示装置，包括上述任一项所述的阵列基板。本专利技术还提出了一种阵列基板制作方法，包括:形成多个像素，每个像素包括发光区域和不发光区域，在所述不发光区域中形成有并联的第一电容、第二电容和第三电容，其中，所述第一电容、第二电容和第三电容用于存储所述像素的数据线写入的信号。优选地，所述形成多个像素包括:在所述不发光区域形成有源层，所述有源层的材料为掺杂半导体；在所述有源层之上形成栅绝缘层；在所述栅绝缘层之上形成栅极，所述有源层与所述栅极形成所述第一电容。优选地，所述形成多个像素还包括:在所述栅极之上形成间隔层；在所述间隔层之上形成源漏层，所述源漏层和所述栅极形成所述第二电容。优选地，所述形成多个像素还包括:在所述源漏层上形成平坦层；在所述平坦层上形成第一电极，所述第一电极与所述源漏层形成所述第三电容。优选地，所述形成多个像素还包括:在所述栅绝缘层中形成第一过孔；在所述间隔层中形成第二过孔，所述源漏层通过所述第一过孔和所述第二过孔与所述有源层电连接；在所述间隔层中形成第三过孔；在所述平坦层中形成第四过孔，所述第一电极通过所述第三过孔和所述第四过孔与所述栅极电连接。优选地，所述形成多个像素还包括:在所述第三过孔和所述第四过孔中形成搭接线，所述搭接线分别与所述栅极和所述第一电极电连接，且所述搭接线与所述源漏层相绝缘。优选地，在形成所述源漏层时形成所述搭接线。优选地，在形成所述有源层时形成所述发光区域中的有源层；和/或在形成所述栅绝缘层时形成所述发光区域中的栅绝缘层；和/或在形成所述栅极时形成所述发光区域的栅极；和/或在形成所述间隔层时形成所述发光区域的间隔层；和/或在形成所述源漏层时形成所述发光区域的源漏层；和/或在形成所述平坦层时形成所述发光区域的平坦层；和/或在形成所述第一电极时形成所述发光区域的第一电极。根据上述技术方案，通过在像素的不发光区域设置三个并联的电容，可以提高对应像素的存储电容Cst，以便将数据线写入的信号完全存储下来，保证在TFT关断后，仍能显示正确的灰阶，保证了面板的显示效果。【附图说明】通过参考附图会更加清楚的理解本专利技术的特征和优点，附图是示意性的而不应理解为对本专利技术进行任何限制，在附图中:图1示出了现有技术中设置存储电容的结构示意图；图2示出了根据本专利技术一个实施例的阵列基板的结构示意图；图3示出了根据本专利技术一个实施例的存储电容的等效电路示意图；图4示出了根据本专利技术一个实施例的形成第一电容的示意流程图；图5示出了根据本专利技术一个实施例的形成第二电容的示意流程图；图6示出了根据本专利技术一个实施例的形成第三电容的示意流程图。附图标号说明:1-有源层；2_栅绝缘层；3-栅极；4_间隔层；5_源漏层；6_平坦层；7_第一电极；8-搭接线；9_缓冲层；10_基底；11_像素界定层；C1-第一电容；C2-第二电容；C3-第三电容。【具体实施方式】为了能够更清楚地理解本专利技术的上述目的、特征和优点，下面结合附图和【具体实施方式】对本专利技术进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。在下面的描述中当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于，包括多个像素，每个像素包括发光区域和不发光区域，在所述不发光区域中设置有并联的第一电容、第二电容和第三电容，其中，所述第一电容、第二电容和第三电容用于存储所述像素的数据线写入的信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：康峰，闵天圭，白妮妮，韩帅，刘亮亮，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。