安全区域内的存储器管理制造技术

公开了用于安全区域内的存储器管理的本发明专利技术的实施例。在一个实施例中，处理器包括指令单元和执行单元。该指令单元用于接收第一指令和第二指令。该执行单元用于执行该第一指令，其中该第一指令的执行包括将区域页高速缓存中的页分配给安全区域。该执行单元还用于执行该第二指令，其中该第二指令的执行包括确认该页的分配。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】安全区域内的存储器管理 背景 领域 本公开涉及信息处理领域，并且更具体地涉及信息处理系统内的安全性领域。 相关技术描述 机密信息由许多信息处理系统存储、传输和使用。因此，已经开发了提供机密信息 的安全处理和存储的技术。这些技术包括用于在信息处理系统内创建和维护安全、受保护 或隔离分区或环境的各种方法。 附图简要说明 通过举例而非限制在附图中示出本专利技术。 图1示出根据本专利技术的实施例的包括安全区域内的存储器管理的系统。 图2示出根据本专利技术的实施例的安全区域单元。 图3示出根据本专利技术实施例的用于安全区域内的存储器管理的方法。 详细描述 描述了用于安全区域（secureenclave)内的存储器管理的本专利技术的实施例。在本 描述中，可列出众多特定细节（诸如组件和系统配置），以便提供对本专利技术的更透彻理解。 然而，本领域普通技术人员将认识到可在没有这些特定细节的情况下实践本专利技术。此外，未 详细示出某些公知的结构、电路等等，以便避免不必要地混淆本专利技术。 在以下描述中，对"一个实施例"、"实施例"、"示例实施例"、"各实施例"等等的引 用指示如此描述的本专利技术的实施例（多个）可包括具体特征、结构、或特性，然而多个实施 例可以包括但不是每个实施例都需要包括该具体特征、结构、或特性。进一步地，某些实施 例可具有针对其他实施例所描述的特征中的某些、全部或没有。 如在权利要求书中所使用的，除非以其他方式指明，用于描述元件的顺序形容词 "第一"、"第二"、"第三"等等的使用仅指示元件的具体实例或者类似元件的不同实例并且不 旨在暗示这些如此描述的元件必须按特定顺序（或者按时间、按空间排序或者以任何其他 方式）。 而且，术语"位"、"标志"、"字段"、"条目"等等可用于描述寄存器、表格、数据库或 其他数据结构中的任何类型的存储位置，不管是用硬件还是用软件实现，但并不旨在将本 专利技术的实施例限制为任何特定存储位置中的任何特定类型的存储位置或任何数量的位或 其他元素。术语"清零"可用于指示存储逻辑值零或者以其他方式致使将其存储在存储位 置中，并且术语"置位"可用于指示存储逻辑值1、全1或某种其他指定值或以其他方式致使 将其存储在存储位置中；然而，这些术语不旨在将本专利技术的实施例限制为任何特定的逻辑 惯例，因为可在本专利技术的实施例中使用任何逻辑惯例。 如在背景部分中所描述的，已经开发了用于在信息处理系统内创建和维护安全、 受保护或隔离分区或环境的各种方法。一种这种方法涉及如在于2012年6月19日提交的 序列号为13/527, 547标题为"提供安全应用执行的方法和装置"的共同未决的美国专利申 请所描述的安全区域，该申请通过饮用作为安全区域的至少一个实施例的示例并入在此。 然而，并入的引用不旨在以任何方式限制本专利技术的实施例的范围并且可使用其他实施例同 时仍保留在本专利技术的精神和范围内。 图1示出系统100,即根据本专利技术的实施例的包括安全区域内的分页的信息处理 系统。系统100可表示任何类型的信息处理系统，诸如服务器、桌上计算机、便携式计算机、 机顶盒、手持式设备、或嵌入式控制系统。系统100包括处理器110、存储器120、以及信息 存储设备130。体现本专利技术的系统可包括任何数量的这些组件中的每一个组件以及任何其 他组件或其他元件，诸如信息存储设备、外围设备和输入/输出设备。本系统实施例或任何 系统实施例中的任何或全部组件或其他元件可通过任何数量的总线、点到点、或其他有线 或无线接口或连接而连接、耦合、或以其他方式与彼此通信。 系统存储器120可以是动态随机存取存储器或者处理器110可读的任何其他类型 的介质。信息存储设备130可包括任何类型的永久或非易失性存储器或存储设备，诸如闪 存和/或固态驱动、磁驱动或光盘驱动。 处理器110可表示集成在单个衬底上或者封装在单个封装中的一个或多个处理 器，每个处理器可包括呈任何组合的多个线程和/或多个执行核。被表示为处理器110的 每个处理器可以是任何类型的处理器，包括通用处理器，诸如I英特尔?酷睿处理器族、 英特尔?凌动处理器族中的处理器、或来自英特尔⑧公司的其他处理器族或来自另 一家公司的另一个处理器或专用处理器或微控制器。处理器Iio可包括指令单元111、执行 单元112、处理存储设备113、接口单元114、处理器控制单元115、高速缓存单元116以及安 全区域单元117。处理器110还可包括未在图1中示出的任何其他电路、结构、或逻辑，和/ 或在图1中的其他地方示出或描述的任何电路、结构、或逻辑。 指令单元111可表示用于取出、接收、解码、和/或调度指令的任何电路、结构或其 他硬件，诸如指令解码器。可在本专利技术的范围内使用任何指令格式；例如，指令可包括操作 码和一个或多个操作数，其中该操作码可被解码为一个或多个微指令或微操作以便由执行 单元112执行。 执行单元112可包括用于处理数据并执行指令、微指令、和/或微操作的任何电 路、结构、或其他硬件，诸如算术单元、逻辑单元、浮点单元、移位器等等。 处理存储单元113可表示可用于处理器110内的任何目的的任何类型的存储设 备，例如，其可包括任何数量的数据寄存器、指令寄存器、状态寄存器、配置寄存器、控制寄 存器、其他可编程或硬编码寄存器或寄存器组、或任何其他存储结构。 接口单元114可表示任何电路、结构、或其他硬件（诸如总线单元、消息传送单元、 或任何其他单元、端口、或接口），以便允许处理器110通过任何类型的总线、点到点、或其 他连接直接或通过任何其他组件（诸如存储器控制器或总线桥）与系统100内的其他组件 通信。 处理器控制单元115可包括任何逻辑、微代码、电路、或其他硬件以便控制处理器 110的这些单元和其他元件的操作以及在处理器110之内、向内、以及向外的数据传送。处 理器控制单元115可通过致使处理器110执行由指令单元111接收的指令和从由指令单元 111接收的指令导出的微指令或微操作来致使处理器110执行或参与执行本专利技术的方法实 施例，诸如以下描述的方法实施例。 高速缓存单元116可表示信息处理系统110的存储器层次内的用静态随机存取存 储器或任何其他存储器技术实现的一个或多个高速缓存存储器级别。高速缓存单元116可 包括根据用于信息处理系统内的高速缓存的任何已知的方法专用于或者在处理器110内 的任何一个或多个执行核或处理器之间共享的高速缓存存储器的任何组合。 安全区域单元117可表示用于创建和维护安全、受保护或隔离环境的任何逻辑、 电路、硬件或其他结构，该环境诸如在此描述的安全区域，应用或其他软件可在该安全区域 内运行、执行、加载或以其他方式在信息处理系统（诸如系统100)中存在。出于本描述的 目的，这种环境的每个实例可被称为安全区域，尽管本专利技术的实施例不限于在一个实施例 中将安全区域用作安全、受保护或隔离环境的那些实施例，可使用英特尔?酷睿?.处理器 族或来自英特尔公司的其他处理器族的处理器的指令集内的指令创建并维护安全区域。 图2示出安全区域单元200,其实施例可用作系统100内的安全区域单元117。安 全区域单元200的全部或部分可被包括在处理器110的任何一个或多个其他单元内，诸如 指令单元111、执行单元11本文档来自技高网...

【技术保护点】
一种处理器，包括：指令单元，用于接收第一指令和第二指令；执行单元，用于执行所述第一指令，其中所述第一指令的执行包括将区域页高速缓存内的第一页分配给安全区域并且所述第二指令的执行包括确认所述第一页的分配。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：R·勒斯列赫德，C·V·罗扎斯，V·R·斯卡拉塔，S·P·约翰逊，U·R·萨瓦高恩卡，B·E·亨特利，V·尚伯格，I·安奈蒂，F·X·麦克金，M·A·戈德史密斯，I·埃里克山德洛维奇，A·贝伦宗，W·H·史密斯，G·尼格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US