本发明专利技术提供一种高精度逐次逼近型模数转换器，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；冗余权重电容阵列在采样阶段采集输入电压，产生输出电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算，比较器比较冗余权重电容阵列的输出电压，编码重建电路根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近型模数转换器的输出码，权重存储电路存储电容权重，控制逻辑电路控制冗余权重电容阵列的采样和转换阶段。本发明专利技术还提供一种基于DNL的适于模数转换器的性能提升方法。本发明专利技术采用带有冗余权重的电容阵列，实现了电容失配误差的数字校正，提升了转换速度和线性度。
【技术实现步骤摘要】
本专利技术属于数模转换器
，具体涉及一种高精度逐次逼近型模数转换器及 其基于DNL的性能提升方法。
技术介绍
逐次逼近型A/D转换器通常包含比较器、电容阵列、逐次逼近寄存器和控制逻辑 电路，这些电路模块中多数为数字电路；因此，随着工艺尺寸的缩小，逐次逼近型A/D转换 器开始展现其先天的结构优势，其中的数字电路随工艺尺寸的缩小，不但速度越来越快、功 耗越来越低，而且面积也越来越小，这与现代电子产品低功耗、小型化的需求一致。当然，其 中的模拟电路也同样面临工艺尺寸缩小带来的增益下降和功耗增加的问题，但综合来看， 利大于弊。因此，逐次逼近型结构成为了近年来国际研宄的热点。 逐次逼近型A/D转换器目前的研宄主要集中在中低精度，高精度方面的研宄比较 少，原因是由于工艺偏差的存在，电容阵列失配误差导致高精度逐次型A/D转换器的线性 度下降、信噪比降低，因此，电容阵列失配误差成为制约高精度逐次逼近型A/D转换器性能 的一个关键限制因素。本专利技术的专利技术人研宄发现，将传统的用于逐次逼近型A/D转换器的 电容阵列失配误差测量和校正方法，应用于高精度逐次逼近型A/D转换器时，会存在以下 问题： 1、结构问题： 在传统结构的逐次逼近型A/D转换器中，如果采用数字校正方法，记录每个电容 的实际权重，即使能够正确测量每个电容的实际权重，但是，在高位权重大于剩余所有位权 重之和加 lLSB(Least Significant Bit，最低有效位）时，会出现失码现象。例如，一个 4bit的A/D转换器，实际权重为（9, 3, 2,1)，则输入输出对应关系为：【主权项】1. 一种高精度逐次逼近型模数转换器，其特征在于，包括冗余权重电容阵列、比较器、 编码重建电路、权重存储电路和控制逻辑电路；其中， 所述冗余权重电容阵列接收外部输入电压Vin+和Vin-，在所述控制逻辑电路的控制 下，产生输出电压V〇ut+和Vout-，并送入所述比较器进行比较，根据比较器的比较结果， 在所述控制逻辑电路的控制下，依次控制每位电容参与电压加减运算，重新产生输出电压 Vout+和Vout-，送入比较器进行比较，如此循环，直到最后一位电容完成电压加减运算，冗 余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码； 所述比较器比较所述冗余权重电容阵列的输出电压V〇ut+和Vout-，若Vout+大于Vout-，比较器输出为1，否则，比较器输出为0 ; 所述编码重建电路根据比较器输出结果和所述权重存储电路中根据面L提取的实际 电容权重，计算逐次逼近型模数转换器的输出码； 所述权重存储电路存储根据D化提取的实际电容权重； 所述控制逻辑电路控制所述冗余权重电容阵列在采样阶段采集输入电压，W及在转换 阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算。2. 根据权利要求1所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余权重 电容阵列包括n位有效电容和至少r位冗余电容，每1位有效电容和冗余电容包含的电容 个数均为2的整数倍；其中，第n位有效电容为C。，第n-1位有效电容为Cw，…，第1位有 效电容为C。为最高权重有效电容且权重为W。，Cl为最低权重有效电容且权重为W1;第r 位冗余电容为C't，第r-1位冗余电容为C't_i，…，第1位冗余电容为C' 1，C't为最高权重 冗余电容且权重为r,，C' 1为最低权重冗余电容且权重为r1，所述冗余权重电容阵列可包 含C't，…，C'1中一位或多位冗余电容进行模数转换，且每一个冗余权重的冗余电容至少有 一位。3. 根据权利要求2所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余电容 位于与其权重相同的有效电容之后。4. 根据权利要求2所述的高精度逐次逼近型模数转换器，其特征在于，工艺和电路结 构决定的电容失配误差最大值为个LSB，则所述冗余权重电容阵列需要的最小冗 余权重个数为Nr_mh= 1 +log2(Nmk"teh_mJ。5. 根据权利要求1所述的高精度逐次逼近型模数转换器，其特征在于，所述冗余权重 电容阵列和比较器同时采用差分结构连接或同时采用单端结构连接。6. -种基于面L的性能提升方法，该方法适于权利要求1-5中任一项所述的高精度逐 次逼近型模数转换器，其特征在于，该方法包括W下步骤： 冗余权重电容阵列接收外部输入电压Vin+和Vin-进行采样，采样后产生输出电压Vout+和Vout-，并送入比较器进行比较； 比较器比较输出电压V〇ut+和Vout-，得到比较输出结果； 根据比较输出结果，控制逻辑电路控制冗余权重电容阵列的相应权重电容进行电压加 减运算，并重新产生输出电压V〇ut+和Vout-，送入比较器进行比较，如此循环，直到最低权 重位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数 字校正，避免模数转换器失码； 编码重建电路存储每次比较输出结果，并读取权重存储电路中根据面L提取的实际电 容权重，计算出逐次逼近型模数转换器的输出码。7. 根据权利要求6所述的基于面L的性能提升方法，其特征在于，所述冗余权重电容 阵列采样后，输出电压V〇ut+等于eVin+，输出电压Vout-等于eVin-，比较器比较输出电 压Vout+和Vout-的第1次输出，得到比较输出结果D。;根据比较输出结果D。，控制逻辑电 路控制有效电容C。进行电压加减运算，得到Vout+和Vout-的第2次输出；比较器比较输 出电压Vout+和Vout-的第2次输出，得到比较输出结果0。_1，如此循环，直到最低权重位电 容完成电压加减运算。8. 根据权利要求7所述的基于面L的性能提升方法，其特征在于， 若所述比较输出结果D。为1，则第n位有效电容运算后的输出电压为：旨所述比较输出结果D。为0,则第n 位有效电容运算后的输出电压为C。，C"_i，…，Cr，C'r，C…C'r_i，…，Ci，C'浪顺序依次进行电压加减运算；其中0为采样 电容之和与所有电容之和的比值.9. 根据权利要求6所述的基于面L的性能提升方法，其特征在于，所述编码重建电路采 用如下公式计算逐次逼近型模数转换器的输出码： D。化=WnDn+Wn_iDn_i+ ... +WA+W'rDV... +WA+W'iD' 1 其中，Wn，Wn_i，…，Wr，W'r，…，Wi，W'i为权重存储电路中存储的电容权重，Dn，Dn_i，…，Dr，D'r，…，Di，D' 1为比较器的比较输出结果。10. 根据权利要求6所述的基于面L的性能提升方法，其特征在于，所述权重存储电路 中存储的根据〇化提取的实际电容权重的提取包括如下步骤： 设置权重存储电路中的电容权重初始值为理想权重； 关闭所有冗余电容，然后进行A/D转换，得到编码重建电路的第一输出序列码； 根据第一输出序列码，计算模数转换器的第一D化序列； 根据第一面L序列，提取有效电容的实际权重； 关闭所有冗余电容对应的有效电容，然后进行A/D转换，得到编码重建电路的第二输 出序列码； 根据第二输出序列码，计算模数转换器的第二D化序列； 根据第二面L序列，提取冗余电容的实际权重。11. 根据权利要求10所述的基于本文档来自技高网...
【技术保护点】
一种高精度逐次逼近型模数转换器，其特征在于，包括冗余权重电容阵列、比较器、编码重建电路、权重存储电路和控制逻辑电路；其中，所述冗余权重电容阵列接收外部输入电压Vin+和Vin‑，在所述控制逻辑电路的控制下，产生输出电压Vout+和Vout‑，并送入所述比较器进行比较，根据比较器的比较结果，在所述控制逻辑电路的控制下，依次控制每位电容参与电压加减运算，重新产生输出电压Vout+和Vout‑，送入比较器进行比较，如此循环，直到最后一位电容完成电压加减运算，冗余权重电容阵列结合权重存储电路，实现电容失配误差数字校正，避免模数转换器失码；所述比较器比较所述冗余权重电容阵列的输出电压Vout+和Vout‑，若Vout+大于Vout‑，比较器输出为1，否则，比较器输出为0；所述编码重建电路根据比较器输出结果和所述权重存储电路中根据DNL提取的实际电容权重，计算逐次逼近型模数转换器的输出码；所述权重存储电路存储根据DNL提取的实际电容权重；所述控制逻辑电路控制所述冗余权重电容阵列在采样阶段采集输入电压，以及在转换阶段根据比较器输出结果控制冗余权重电容阵列的相应权重电容实现电压加减运算。
【技术特征摘要】
【专利技术属性】
技术研发人员：李婷，胡刚毅，蒋和全，李儒章，黄正波，张勇，陈光炳，王育新，付东兵，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆;85
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。