本发明专利技术公开了一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管的尺寸。所述薄膜晶体管包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层，所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开。
【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
技术介绍
平板显示器或薄膜太阳能电池等近年来所制造的电气产品都在基板上配置有薄膜晶体管，薄膜晶体管(Thin Film Transistor, TFT)是液晶显示器的关键器件，对显示器件的工作性能具有十分重要的作用。随着显示技术的发展，对超窄边框甚至无边框，超高开口率的显示面板的需求越来越多，这就要求将TFT的尺寸设计的较小。如图1所示，现有技术非晶硅(a-Si)TFT包括依次位于衬底基板10上的栅极11、栅极绝缘层12、有源层13以及源极14和漏极15，其中，有源层13包括非掺杂非晶硅层131和掺杂非晶硅层132、133，源极14与掺杂非晶硅层132接触，漏极15与掺杂非晶硅层133接触以降低电阻。图1所示的TFT制作过程中均采用构图工艺，构图工艺包括曝光等工艺过程，若要将该TFT的尺寸减小，则需要增大TFT的宽长比(W/L)，而现有技术L值受曝光工艺的影响无法进一步减小，进而TFT尺寸很难进一步减小。综上所述，现有技术薄膜晶体管尺寸无法进一步减小。
技术实现思路
本专利技术实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管的尺寸。本专利技术实施例提供的一种薄膜晶体管，包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶娃层；所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开。由本专利技术实施例提供的薄膜晶体管，包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其中，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层，所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开，由于本专利技术实施例中薄膜晶体管的源极和漏极之间通过非掺杂非晶硅层隔开，薄膜晶体管W/L中的L值的大小是通过非掺杂非晶硅层的厚度大小控制，与现有技术L值受曝光工艺控制无法进一步减小相比，本专利技术具体实施例中非掺杂非晶硅层的厚度不受曝光工艺的影响，L值可以减小，从而减小薄膜晶体管的尺寸。较佳地，所述非掺杂非晶硅层的断面呈台阶状，所述台阶包括竖直部分、第一水平部分和第二水平部分，所述第一掺杂非晶硅层位于所述第一水平部分的上方或下方，所述第二掺杂非晶硅层位于所述第二水平部分的下方或上方，所述源极和所述漏极之间通过所述竖直部分隔开。较佳地，所述栅极为第一栅极，所述栅极绝缘层为第一栅极绝缘层，所述衬底基板上依次设置第一栅极、第一栅极绝缘层、漏极、第一掺杂非晶硅层、非掺杂非晶硅层、第二掺杂非晶硅层和源极。较佳地，还包括依次位于所述源极上的第二栅极绝缘层和第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。较佳地，所述栅极为第一栅极，所述栅极绝缘层为第一栅极绝缘层，所述衬底基板上依次设置第一栅极、第一栅极绝缘层、源极、第一掺杂非晶硅层、非掺杂非晶硅层、第二掺杂非晶娃层和漏极。较佳地，还包括依次位于所述漏极上的第二栅极绝缘层和第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。较佳地，还包括位于所述第二栅极上的钝化层。本专利技术实施例还提供了一种阵列基板，所述阵列基板包括上述的薄膜晶体管。本专利技术实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。本专利技术实施例还提供了一种薄膜晶体管的制作方法，其中，所述方法包括:在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；在完成上述步骤的衬底基板上通过构图工艺制作漏极；在完成上述步骤的衬底基板上通过构图工艺制作与所述漏极接触的第一掺杂非晶娃层;在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的源极接触；在完成上述步骤的衬底基板上通过构图工艺制作源极，其中，所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开；或，在衬底基板上通过构图工艺依次制作第一栅极层和第一栅极绝缘层；在完成上述步骤的衬底基板上通过构图工艺制作源极；在完成上述步骤的衬底基板上通过构图工艺制作与所述源极接触的第一掺杂非晶娃层;在完成上述步骤的衬底基板上通过构图工艺制作非掺杂非晶硅层；在完成上述步骤的衬底基板上通过构图工艺制作第二掺杂非晶硅层，使得所述第二掺杂非晶硅层与后续制作的漏极接触；在完成上述步骤的衬底基板上通过构图工艺制作漏极，其中，所述漏极与所述源极之间通过所述非掺杂非晶硅层隔开。较佳地，所述在完成上述步骤的衬底基板上通过构图工艺制作源极，或，所述在完成上述步骤的衬底基板上通过构图工艺制作漏极之后，所述方法还包括:在制作有所述源极或所述漏极的衬底基板上通过构图工艺制作第二栅极绝缘层；在完成上述步骤的衬底基板上通过构图工艺制作第二栅极，其中，所述第二栅极通过贯穿所述第一栅极绝缘层和所述第二栅极绝缘层的过孔与所述第一栅极电连接。【附图说明】图1为现有技术薄膜晶体管的截面结构示意图；图2(a)和图2(b)为本专利技术实施例提供的一种薄膜晶体管的截面结构示意图；图3(a)和图3(b)为本专利技术实施例提供的另一薄膜晶体管的截面结构示意图；图4(a)和图4(b)为本专利技术实施例提供的又一薄膜晶体管的截面结构示意图；图5(a)和图5(b)为本专利技术实施例提供的一种阵列基板的截面结构示意图；图6(a)和图6(b)为本专利技术实施例提供的一种薄膜晶体管的制作方法流程图。【具体实施方式】本专利技术实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，用以减小薄膜晶体管的尺寸。为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步地详细描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。附图中各层薄膜厚度和区域大小不反应各膜层的真实比例，目的只是示意说明本
技术实现思路
。下面结合附图详细介绍本专利技术具体实施例提供的薄膜晶体管。如图2(a)和图2(b)所示，本专利技术具体实施例提供了一种薄膜晶体管，包括位于衬底基板10上的栅极11、栅极绝缘层12、源极14、漏极15和有源层20，其中，有源层20包括非掺杂非晶硅层200、第一掺杂非晶硅层201和第二掺杂非晶硅层202 ；源极14/漏极15与第一掺杂非晶硅层201接触，漏极15/源极14与第二掺杂非晶硅层202接触，源极14和漏极15位于不同的水平面上，且源极14与漏极15之间通过非掺杂非晶硅层200隔开。优选地，本专利技术具体实施例中的非掺杂非晶硅层200的断面呈台阶状，台阶包括竖直部分、第一水平部分和第二水平部分，第一掺杂非晶硅层201位于第一水平部分的上方或下方，第二掺杂非晶硅层202位于第二水平部分的下方或上方，源极14和当前本文档来自技高网...
【技术保护点】
一种薄膜晶体管，包括位于衬底基板上的栅极、栅极绝缘层、源极、漏极和有源层，其特征在于，所述有源层包括非掺杂非晶硅层、第一掺杂非晶硅层和第二掺杂非晶硅层；所述源极/漏极与所述第一掺杂非晶硅层接触，所述漏极/源极与所述第二掺杂非晶硅层接触，所述源极和所述漏极位于不同的水平面上，且所述源极与所述漏极之间通过所述非掺杂非晶硅层隔开。
【技术特征摘要】
【专利技术属性】
技术研发人员：姜文博，谢世义，包智颖，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。