本发明专利技术提供一种高精度且简单地制造半导体芯片的方法；及用于上述方法的薄膜研磨用表面保护带，半导体芯片的制造中，进行用于倒装芯片安装工序的具有凸块电极的半导体晶片的背面研磨，同时或者在其后的工序进行芯片化，其中不使用底部填充剂。本发明专利技术为一种半导体芯片的制造方法及使用于该方法的薄膜研磨用表面保护带，该半导体芯片的制造方法中，对于形成有半导体电路的半导体晶片，且具有凸块作为电极的附有凸块的晶片内形成改质层后，研磨该半导体晶片的背面，并成批分割成各个芯片，所述制造方法具有如下工序：在形成该改质层后且研磨该半导体晶片的背面之前，将基材膜上具有黏着剂层的黏着带的黏着剂层上层积有粘接膜的薄膜研磨用表面保护带，以上述粘接膜侧贴附于半导体晶片的形成有半导体电路的那侧；和在研磨该半导体晶片的背面后进行拾取时或者转印至拾取用的带时，设置成仅该粘接膜粘接于芯片的状态。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】半导体芯片的制造方法及使用于该方法的薄膜研磨用表面 保护带
本专利技术涉及一种半导体芯片的制造方法及使用于该方法的薄膜研磨用表面保护 带。 【
技术介绍
】 近年来，IC卡的普及或USB内存容量的急剧增大不断发展，随着重叠芯片的片数 的增加，期待进一步的薄型化。因此，必须使原本厚度为200 μ m~350 μ m左右的半导体芯 片变薄至厚度50~100 μ m或其以下。作为达成这种芯片的薄型化的方法，已知有使用特 殊的带并于通常的工序中进行薄膜化研磨的方法、或者被称为先切割的制造方法（即从晶 片表面侧形成规定深度的槽后，自其背面侧进行研磨的半导体芯片的制造方法）。该方法通 过同时进行晶片的背面研磨和对各芯片的分割，可高效率地制造薄型芯片。另外，通过降低 对芯片的研磨应力而有提高芯片的抗折强度的效果，因而，特别地对于向研磨成IOOym以 下的薄膜的器件（device)的应用进行了研宄。 半导体晶片的薄膜化以及大径化的趋势明显，尤其是在存在NAND型或NOR型的闪 存（flash memory)的领域或作为挥发性内存的DRAM等领域中表现出明显的趋势。现在， 将12英寸的晶片研磨成100 μm厚以下正成为标准。 内存类器件通过重叠芯片来提高性能，因而薄膜研磨是必须的。因此，通过使用作 为薄膜芯片的制造中特定化的方法即利用被称为先切割法的工序的制造方法（参照专利 文献1、专利文献2)或其制造工序专用的粘接片材（参照专利文献3);通常的工序但使用 薄膜研磨用的特殊的粘接片材（参照专利文献4)、切割-粘芯片材（参照专利文献5)或具 有由特定树脂构成的粘粘接层的带（参照专利文献6)，可制造低价且尚性能的闪存等。 另一方面，近年来，随着智能型手机（smart phone)的普及、便携电话的性能提高 及音乐播放器的小型化且性能提高等，对于考虑到抗冲击性等使用有附有电极的晶片的倒 装芯片安装中使用的晶片，对其薄膜化的要求也逐步增大。另外，对于附有凸块的晶片也必 须进行IOOym以下的薄膜研磨。用以进行倒装芯片连接的凸块，为了提高转移速度而进行 高密度化，凸块的高度变低，伴随这种情况，凸块间距离变短。另外，近年来对于DRAM也开 始实施倒装芯片连接，因而加速了晶片的薄膜化。 针对近年来的电子机器的小型化、高密度化，作为能以最小的面积安装半导体元 件的方法，倒装芯片安装受到注目。用于该倒装芯片安装的半导体元件的电极上形成有凸 块，将凸块与电路基板上的配线电性接合。作为这些凸块的组成，主要使用焊料或金。利用 蒸镀或镀敷，该焊料凸块或金凸块形成在与芯片的内部配线连接的露出的铝端子上等。 附有凸块的晶片在其表面具有大的凹凸，故而难以进行薄膜加工，若使用通常的 带进行背面研磨，则产生晶片破裂或引起晶片的厚度精度变差。因此，在附有凸块的晶片的 研磨中，使用特别设计而成的表面保护用带进行加工（参照专利文献7)。 然而，这些带充分吸收凸块而确保了研磨性，因此难以再兼具剥离性。迄今的经倒 装芯片安装的芯片的最终厚度具有厚度为200 μ m以上这种程度的厚度，保证了刚性，故而 勉强能够剥离。然而，最近晶片最终厚度变成薄膜，凸块密度也增高，所以产生无法容易地 将带剥离的问题。另外，若确保剥离性，则不能充分密合，背面研磨时引起研磨水的渗入或 糊剂残留。另外，黏着剂与晶片表面粘接，所以容易产生有机物的污染且还导致底部填充剂 (underfill)的密合性变差，从而在进行封装时也具有不能提高成品率的问题。 另一方面，在进行封装时直接使用经倒装芯片连接的半导体装置的话，则连接部 的电极在空气中露出，芯片与基板的热膨胀系数之差大，因此，回焊等后续工序的热历程使 得凸块的连接部分受到大的应力，安装可靠性方面存在问题。 为解决这些问题，采用如下方法：在将凸块与基板连接之后，为提高接合部分的可 靠性，将底部填充剂或NCP (Non Conductive Paste，非导电胶）等树脂填埋在半导体元件与 基板的间隙并使之固化，从而将半导体元件与基板固定。 然而，通常进行倒装芯片安装的半导体元件的电极数多，且就电路设计方面的问 题而言，电极被配置于半导体元件的周边。因此，填充作为底部填充剂的树脂浆料时，若利 用毛细管现象自这些半导体元件的电极间流入液态的树脂，则树脂未能充分遍布而易于形 成未填充部，半导体元件的动作变得不稳定等，因此存在动作不良或耐湿可靠性低的问题。 进而，若芯片尺寸变小，则因液状树脂的渗出而污染基板，或者若电极间之间距变窄，则难 以流入树脂。另外，一个个地对经倒装芯片连接的半导体元件填充树脂过于花费时间，因此 生产性方面也存在问题。另一方面，对于将膜状的粘接剂（NCF:Non Conductive Film，非 导电膜）一次全都进行热压接后将晶片芯片单片化的方法来说，与填充树脂浆料相比，其 简化了工序，因而是有利的。但是，随着晶片厚度变薄，热压接时容易产生晶片损伤，故而必 须于对厚晶片热压接膜状的粘接剂（NCF)后研磨晶片背面。因此，工序数增加，其也并不有 效率。 相对于此，以往的背面研磨用黏着带（基材膜上具有黏着剂层的带）与粘接膜 (粘接剂层）的组合中，黏着剂层与粘接剂层（黏着带与粘接膜）的亲和性高，容易导致晶 片背面研磨后自晶片剥离上述黏着带（黏着剂层）的剥离力增大，从而存在剥离工序中容 易广生晶片损伤的问题。另外，为了提尚粘接I旲对凹凸基板的埋入性并提尚粘接可靠性，必 须降低加热贴合时的熔融黏度。但是，通过加热贴合，从黏着带剥离的剥离力存在增大的倾 向，从而存在难以从加热贴合后的黏着带剥离的问题。 针对这些问题也进行了研宄（参照专利文献8、9)，但随着近年来的薄膜化及大口 径化，以往的半导体芯片的制造方法中容易产生龟裂等不便，最差的情况下，产生晶片破裂 而产生成品率差的问题。尤其是在晶片厚度为100 μπι厚以下的研磨中，成品率的变差特别 厉害，并且还存在难以稳定地制造的情况。另外，通常的背面研磨及利用切割的芯片化中难 以提高抗折强度，封装时产生不良的情况常有发生。 现有技术文献 专利文献 日本特开2008-251934号公报 日本特开2009-27054号公报 日本特开2004-331743号公报 日本特开2000-150432号公报 日本特开2007-227575号公报 日本特开平10-8001号公报 日本特开2004-235395号公报 日本特开2006-49482号公报 日本特开2002-118147号公报 【
技术实现思路
】 专利技术要解决的问题 因此，本专利技术的课题在于提供一种高精度且简单地制造半导体芯片的方法，制造 半导体芯片时，对用于倒装芯片安装工序的具有凸块电极的半导体晶片进行背面研磨，同 时或者在其后的工序中，进行芯片化（单片化），其中，不使用底部填充剂或NCP或NCF。 另外，本专利技术的另一课题在于提供一种用于上述方法的薄膜研磨用表面保护带。 解决技术问题的手段 本专利技术人为克服这种倒装芯片安装工序中的问题而进行了各种研宄，结果发现， 将附有IOOym高度以下的凸块的晶片电路基板研磨成200 μπι厚以下的薄膜，尤其是将附 有50 μπι高度以下的凸块的晶片电路基板研磨成100 μπι厚以下的本文档来自技高网...
【技术保护点】
一种半导体芯片的制造方法，对于形成有半导体电路的半导体晶片，在具有凸块作为电极的附有凸块的晶片内形成改质层后，研磨该半导体晶片的背面，并成批分割成各个芯片，其特征在于，所述制造方法具有如下工序：在形成该改质层后且研磨该半导体晶片的背面之前，将基材膜上具有黏着剂层的黏着带的黏着剂层上层积有粘接膜的薄膜研磨用表面保护带，以该粘接膜侧贴附于半导体晶片的形成有半导体电路的那侧；和在研磨该半导体晶片的背面后进行拾取时或者转印至拾取用的带时，设置成仅该粘接膜粘接于芯片的状态。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：横井启时，冈祥文，青山真沙美，
申请(专利权)人：古河电气工业株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。