存储器系统及其访问方法技术方案

本发明专利技术公开了一种存储器系统及其访问方法。本发明专利技术的存储器系统包含：多个存储单元、转换电路，以及存取电路。访问方法包含以下步骤：对各该存储单元提供M个阈值电压与N个数据位间的一对应关系，其中，该M个阈值电压包含至少一具较高抗干扰能力的阈值电压，与至少一具较低抗干扰能力的阈值电压；以该至少一具较高抗干扰能力的阈值电压，代换在该对应关系中与该至少一具较低抗干扰能力的阈值电压对应的数据位的组合；以及，根据经代换后的该对应关系而存取这些存储单元。

【技术实现步骤摘要】

本专利技术是有关于一种存储器系统及其访问方法，且特别是有关于一种闪存系统及其访问方法。
技术介绍
闪存(flash memory)是一种相当普遍的非易失性存储器(non-volatile memory)。简言之，闪存的作法为，将电荷(charge)储存于晶体管存储单元(transistor memory cell)的栅极(gate)与基极(substrate)问，并根据所储存的电荷量的多寡改变晶体管的阈值电压(threshold voltage，简称为Vt)。其中，阈值电压大小代表不同的储存数据内容。氮化物(Silicon-Oxide-Nitride-Oxide-Silicon，简称为SONOS)闪存是闪存的一种架构，其特征为利用电荷不易在氧氮氧(ONO)层间移动的特性，将电荷局限(trap)在固定位置。SONOS闪存由SONOS晶体管阵列(array)组成，并由存取电路控制写入数据、读取数据。请参见图1A，其是SONOS晶体管的示意图。SONOS晶体管具有源极(source)、栅极(gate)、栅极(drain)。其中，源极与栅极间用于储存电荷的位置并非导体，而是氮化物(Nitride)。因此，在这两侧储存的电荷彼此不易流动。为便于说明，此处将栅极与栅极间(栅极的右侧)、栅极与源极间(左侧)，分别定义为一第一储存元件与一第二储存元件。如前所述，第一储存元件储存的电荷R并不易移动至第二储存元件；第二储存元件储存的电荷L亦不易移动至第一储存元件。请参见图1B，其是在SONOS晶体管的储存元件中，储存单一数据位(bit)时，阈值电压分布的示意图。其中曲线位置愈高，表示发生机率愈大，亦可代表SONOS晶体管阵列中，有愈多的储存元件具有相应阈值电压。图1B亦可说明SONOS晶体管阵列的储存元件数量与所代表的数据位的关系。此图式包含两个阈值电压(V1、V2)，阈值电压较低的第一电平V1代表数据位为1、阈值电压较高的第二电平V2代表数据位为0。其中，当SONOS晶体管编程(program)储存元件或读取(read)储存元件时，以参考电压(reference voltage)电平Vc作为判断标准。例如，若读取储存元件时，判断储存元件的阈值电压高于参考电压Vc时，代表读到的数据位为″0″；以及，若读取储存元件时，判断储存元件的阈值电压低于参考电压Vc时，代表读到的数据位为″1″。若要写入的数据位为″0″时，必须利用编程(program)流程将电荷储存至氧氮氧(ONO)层，使其阈值电压高于参考电压Vc。反之，若要写入的数据位为″1″时，必须利用擦除(erase)流程，将等效电荷从氧氮氧(ONO)层移出，使其阈值电压低于参考电压Vc。图1A、图1B代表储存元件仅用于储存单一数据位的情形。随着所需储存的数据的大幅增长，SONOS晶体管势必需要更有效率的提供对更大储存容量的存取功能，并确保对数据位进行存取时的正确性。
技术实现思路
根据本专利技术的第一方面，提出一种存储器系统，包含：多个存储单元，各该存储单元是利用M个阈值电压代表N个数据位，其中，该M个阈值电压包含至少一具较高抗干扰(high interference immunity)能力的阈值电压，与至少一具较低抗干扰(low interference immunity)能力的阈值电压，其中M、N为整数，且M大于N；一转换电路，其是提供这些阈值电压与这些数据位间的一对应关系，并且，以该至少一具较高抗干扰能力的阈值电压，代换在该对应关系中与该至少一具较低抗干扰能力的阈值电压对应的数据组合；以及，一存取电路，其是根据经代换后的该对应关系而存取这些存储单元。根据本专利技术的第二方面，提出一种访问方法，应用于包含多个存储单元、一转换电路与一存取电路的一存储器系统，该访问方法包含以下步骤：该转换电路对各该存储单元提供M个阈值电压与N个数据位间的一对应关系，其中，该M个阈值电压包含至少一具较高抗干扰能力的阈值电压，与至少一具较低抗干扰能力的阈值电压，其中M、N为整数，且M大于N；该转换电路以该至少一具较高抗干扰能力的阈值电压，代换在该对应关系中与该至少一具较低抗干扰能力的阈值电压对应的数据位的组合；以及，该存取电路根据经代换后的该对应关系而存取这些存储单元。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明图1A，其是SONOS晶体管的示意图。图1B，其是在SONOS晶体管的储存元件中，储存单一数据位时，储存元件数量与阈值电压分布的示意图。图2A，其是SONOS晶体管两侧的储存元件，分别用于储存两个数据位的示意图。图2B，其是在SONOS晶体管的储存元件中，储存两个数据位时，储存元件数量与阈值电压分布的示意图。图3，其是SONOS晶体管的储存元件的阈值电压，受到相邻的储存元件影响的示意图。图4，其是汇整SONOS晶体管两侧的储存元件分别储存两个数据位时，阈值电压的组合情形。图5，其是于储存元件提供五个阈值电压代表两个数据位的示意图。图6，其是SONOS晶体管两侧的储存元件分别提供五个电平时，阈值电压的组合情形。图7，其是本专利技术的存储器电路的示意图。图8，其是本专利技术的实施例，将第五电平V5对应于数据位为″10″的示意图。图9A，其是本专利技术针对五种电平组合时，容易产生混淆情形改变定义方式的示意图。图9B，其是汇整图9A的电平组合与数据位对应关系的示意图。【符号说明】存取电路71        转换电路73电压产生电路75    存储器阵列77具体实施方式为了储存更多数据，SONOS晶体管可以进一步改变储存元件储存的电荷与阈值电压之间的对应关系。例如：假设每一个储存元件可用于储存两个数据位。请参见图2A，其是SONOS晶体管两侧的储存元件，分别用于储存两个数据位的示意图。其中，左侧的储存元件可储存数据位L1、L2，以及，右侧的储存元件用于储存数据位R1、R2。以下，以其中一侧的储存元件为例，说明数据位与阈值电压的对应关系。请参见图2B，其是在SONOS晶体管的储存元件中，储存两个数据位时，储存元件数量与阈值电压分布的示意图。此图式包含四个电平，这四个电平代表不同的阈值电压。由左而右分别为：代表数据位为″11″的第一电平V1、代表数据位为″10″的第二电平V2、代表数据位为″00″的第三电...

【技术保护点】
一种存储器系统，包含：多个存储单元，各该存储单元是利用M个阈值电压代表N个数据位，其中，该M个阈值电压包含至少一具较高抗干扰能力的阈值电压，与至少一具较低抗干扰能力的阈值电压，其中M、N为整数，且M大于N；一转换电路，其是提供这些阈值电压与这些数据位间的一对应关系，并且，以该至少一具较高抗干扰能力的阈值电压，代换在该对应关系中与该至少一具较低抗干扰能力的阈值电压对应的数据组合；以及，一存取电路，其是根据经代换后的该对应关系而存取这些存储单元。

【技术特征摘要】
1.一种存储器系统，包含：
多个存储单元，各该存储单元是利用M个阈值电压代表N个数据位，
其中，该M个阈值电压包含至少一具较高抗干扰能力的阈值电压，与至
少一具较低抗干扰能力的阈值电压，其中M、N为整数，且M大于N；
一转换电路，其是提供这些阈值电压与这些数据位间的一对应关系，
并且，以该至少一具较高抗干扰能力的阈值电压，代换在该对应关系中与
该至少一具较低抗干扰能力的阈值电压对应的数据组合；以及，
一存取电路，其是根据经代换后的该对应关系而存取这些存储单元。
2.根据权利要求1所述的存储器系统，其中更包含：
一电压产生电路，其是产生该且M个阈值电压大于N。
3.根据权利要求1所述的存储器系统，其中各该存储单元包含一第
一储存元件与一第二储存元件，且各该储存元件是分别以该M个阈值电
压而储存N/2个数据位。
4.根据权利要求1所述的系统，其中，
该至少一具较高抗干扰能力的阈值电压为这些阈值电压中，具最高电
平的阈值电压；以及，
该至少一具较低抗干扰能力的阈值电压为这些阈值电压中，具次低电
平的阈值电压。
5.根据权利要求1所述的系统，其中，该转换电路是将该至少一具
较低抗干扰能力的阈值电压，对应于对该至少一具较低抗干扰能力的阈值
电压产生干扰的一干扰源阈值电压所对应的数据组合。
6.一种访问方法，应用于包含多个存储单元、一转换电路与一存取

【专利技术属性】
技术研发人员：李祥邦，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71