用于非易失性存储器中的数据结构的暂时和持久状态之间的原地改变制造技术

描述了有关用于非易失性存储器上的数据结构的暂时和持久状态之间的原地改变的方法和装置。在一个实施例中，控制器逻辑引起一个或多个非易失性存储器设备的第一部分的状态中在持久状态与暂时状态之间的改变并且不移动被存储在一个或多个非易失性存储器设备的第一部分中的数据。还公开和要求保护其它实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本公开一般地涉及电子器件的领域。更具体地，本专利技术的一些实施例一般涉及用于非易失性存储器中的数据结构的暂时（transient）和持久（persistent）状态之间的原地改变。
技术介绍
一般而言，用于在计算系统中存储数据的存储器可以是易失性的（以存储易失性信息）或非易失性的（以存储持久信息）。存储在易失性存储器中的易失性数据结构用于被要求以在程序的运行时期间支持程序的功能性的临时和中间信息。另一方面，存储在非易失性存储器中的持久数据结构在程序的运行时之外可用并且可以被再用。而且，新的数据典型地在用户或程序员决定使数据持久之前首先被生成为易失性数据。例如，程序员或用户可以引起由处理器直接可访问的易失性主存储器中的易失性结构的映射（即实例化）。另一方面，持久数据结构在如同附接到输入/输出（I/O或IO）总线的旋转盘的非易失性存储设备或者如同闪速存储器的基于非易失性存储器的设备上实例化。持久信息因而不是由处理器直接可访问的并且需要从非易失性存储装置拷贝到主存储器以便成为如易失性数据由处理器可使用。在该方法的情况下的一个问题在于从易失性到持久和往回改变信息状态的低效。过程必须将数据结构的主要内容从存储装置（持久区）拷贝到主存储器（易失性区）和往回。这招致在功耗、性能和/或存储器占用（footprint）方面不必要的开销。例如，易失性存储器区可以映射到主存储器（例如DRAM（动态随机存取存储器））并且持久存储器区可以映射到非易失性存储设备（诸如闪速或旋转盘驱动装置）。方法以相同方式工作并且具有相同的低效率，其中必须在易失性和非易失性持久区之间进行拷贝，即便对于二者使用相同的存储器技术（例如通过将RAM（随机存取存储器）存储映射到主存储器上）。另外，旋转或硬盘驱动装置提供相对低成本的存储解决方案并且在许多计算设备中用于提供非易失性存储。然而，当相比于闪速存储器时，盘驱动装置可能使用大量功率，因为盘驱动装置需要以相对高速转动它的盘并且相对于转动的盘移动磁盘头以读取/写入数据。所有这种物理移动生成热并且增加功耗。为此，一些更高端的移动设备正在朝向没有移动部分的非易失性设备迁移，诸如闪速存储器和固态驱动装置。然而，闪速存储器也具有许多缺点，包括例如对于改变位状态的相对大电压水平要求、由于电荷泵斜升的要求所致的写入时间中的延迟、必须一次擦除单元的块等。附图说明参考附图提供详细描述。在图中，参考标号的（多个）最左数位标识参考标号首先出现在其中的图。相同参考标号在不同图中的使用指示类似或相同项。图1,5和6图示了计算系统的实施例的框图，所述计算系统可以用于实现本文所讨论的各种实施例。图2-3图示了依照一些实施例的统一存储器和存储区。图4图示了根据实施例的重初始化系统状态的方法的流程图。具体实施方式在以下描述中，阐述众多特定细节以便提供各种实施例的透彻理解。然而，可以在没有特定细节的情况下实践本专利技术的各种实施例。在其它实例中，未详细描述众所周知的方法、过程、组件和电路以免模糊本专利技术的特定实施例。另外，可以使用诸如集成半导体电路（“硬件”）、组织成一个或多个程序的计算机可读指令（“软件”）或硬件和软件的某种组合之类的各种手段来执行本专利技术的实施例的各种方面。出于本公开的目的，对“逻辑”的提及应当意指硬件、软件、固件或其某种组合。一些实施例提供用于非易失性存储器（NVM）设备上的数据结构的暂时和持久状态之间的原地改变。如本文所讨论的，“原地改变”是指通过改变元数据（对应于数据结构）来在暂时和持久状态之间改变被存储在NVM中的数据的状态并且不必移动（或拷贝）数据结构或数据本身。NVM设备可以包括闪速存储器、相变存储器（PCM）、旋转力矩转移随机存取存储器（STTRAM）、电阻性随机存取存储器、3D（3维）交叉点存储器等。由于这些NVM设备按照定义提供持久性，一些实施例允许统一存储器和存储（UMS）架构。利用UMS，不再需要主存储器（用于易失性数据结构）与非易失性存储装置（用于持久数据结构）之间的固定分区。代替地，在实施例中，在UMS架构中从易失性向持久（和往回）改变数据结构的状态原地发生而不必拷贝数据结构本身。因而，一些实施例使存储器和存储子系统在活动时段期间更加功率高效并且降低子系统上的压力。作为结果，移动平台将看到在电池上的更长有效（active）时间方面的直接益处。一些实施例可以在OS（操作系统）和软件应用水平上组合新的编程抽象。如同智能电话和平板之类的越来越多的垂直整合（vertically integrated）的系统因而是针对这样的技术的顺从目标，因为这些系统可以沿整个系统栈而更好地利用创新。而且，本文所讨论的存储器技术可以提供在各种计算系统（例如包括智能电话、平板、便携式游戏控制台、超移动个人计算机（UMPC）等）中，诸如参考图1-6讨论的那些。更具体地，图1图示了根据本专利技术的实施例的计算系统100的框图。系统100可以包括一个或多个处理器102-1到102-N（在本文中一般称为“多个处理器102”或“处理器102”）。处理器102可以经由互连或总线104进行通信。每一个处理器可以包括各种组件，为了清楚，仅参考处理器102-1讨论其中的一些。因此，其余处理器102-2到102-N中的每一个可以包括参考处理器102-1讨论的相同或类似组件。在实施例中，处理器102-1可以包括一个或多个处理器核106-1到106-M（在本文中称为“多个核106”或更一般地称为“核106”）、缓存（cache）108（在各种实施例中可以是共享缓存或专有缓存）和/或路由器110。处理器核106可以实现在单个集成电路（IC）芯片上。而且，芯片可以包括一个或多个共享和/或专有的缓存（诸如缓存108）、总线或互连（诸如总线或互连112）、逻辑120、存储器控制器（诸如参考图5-6讨论的那些）或其它组件。在一个实施例中，路由器110可以用于在处理器102-1和/或系统100的各种组件之间进行通信。而且，处理器102-1可以包括多于一个路由器110。另外，许多路由器110可以通信以使得能够实现处理器102-1的内部或外部的各种组件之间的数据路由。缓存108可以存储由处理器102-1的一个或多个组件（诸如核106）利用的数据（例如包括指令）。例如，缓存108可以本地缓存被存储在存储器114中的数据以用于由处理器102的组件更快速地访问。如图1中所示，存储器114可以经由互连104与处理器102通信。在实施例中，缓存108（可以被共享）可以具有各种级别，例如，缓存108可以是中级缓存和/或末级缓存（LLC）。同样，每一个核106可以包括级别1（L1）缓存（116-1）（在本文中一般被称为“L1缓存116”）。处理器102-1的各种组件可以直接、通过总线（例如总线112）和/或存储器控制器或集线器与缓存108通信。如图1中所示，存储器114可以通过存储器控制器120耦合到系统100的其它组件。在一些实施例中，存储器114可以包括诸如闪速存储器、PCM、STTRAM、电阻性本文档来自技高网...

【技术保护点】
一种装置，包括：控制器逻辑，用以控制对一个或多个非易失性存储器设备的访问；存储单元，用以存储一位以指示一个或多个非易失性存储器设备的第一部分是否具有持久状态和暂时状态之一，其中控制器逻辑能够引起一个或多个非易失性存储器设备的第一部分的状态中在持久状态和暂时状态之间的改变并且不移动被存储在一个或多个非易失性存储器设备的第一部分中的数据。

【技术特征摘要】
【国外来华专利技术】2012.12.24 US 13/7263031.一种装置，包括：
控制器逻辑，用以控制对一个或多个非易失性存储器设备的访问；
存储单元，用以存储一位以指示一个或多个非易失性存储器设备的第一部分是否具有持久状态和暂时状态之一，
其中控制器逻辑能够引起一个或多个非易失性存储器设备的第一部分的状态中在持久状态和暂时状态之间的改变并且不移动被存储在一个或多个非易失性存储器设备的第一部分中的数据。
2.权利要求1的装置，其中一个或多个非易失性存储器设备将包括以下中的一个或多个：闪速存储器、相变存储器（PCM）、3D（3维）交叉点存储器、电阻性随机存取存储器和旋转力矩转移随机存取存储器（STTRAM）。
3.权利要求1的装置，其中第一部分将包括一个或多个数据位。
4.权利要求1的装置，其中所述位将存储在一个或多个非易失性存储器设备中。
5.权利要求1的装置，其中控制器逻辑将响应于异常事件的检测以及所述位和所述部分相关联的确定而引起被存储在一个或多个非易失性存储器设备的所述部分和存储单元中的数据的移除。
6.权利要求1的装置，其中控制器逻辑将引起对所述位的状态的改变以在持久状态和暂时状态之间修改一个或多个非易失性存储器设备的第一部分的状态并且不移动被存储在一个或多个非易失性存储器设备的第一部分中的数据。
7.权利要求1的装置，其中一个或多个非易失性存储器设备在相同集成电路管芯上。
8.权利要求1的装置，其中控制器逻辑、存储器、一个或多个非易失性存储器设备和处理器核中的一个或多个在相同集成电路管芯上。
9.权利要求1的装置，其中存储器控制器将包括控制器逻辑。
10.权利要求1的装置，其中存储单元将包括寄存器。
11.一种方法，包括：
经由控制器逻辑而控制对一个或多个非易失性存储器设备的访问；
在存储单元中存储一位以指示一个或多个非易失性存储器设备的第一部分是否具有持久状态和暂时状态之一，
其中控制器逻辑能够引起一个或多个非易失性存储器设备的第一部分的状态中在持久状态和暂时状态之间的改变并且不移动被存储在一个或多个非易失性存储器设备的第一部分中的数据。
12.权利要求11的方法，其中一个或多个非易失性存储器设备包括以下中的一个或多个：闪速存储器、相变存储器（PCM）、3D交叉点存储器、电阻性随机存取存储器和旋转力矩转移随机存取存储器（STTRAM）。
13.权利要求11的方法，其中第一部分包括一个或多个数据位。
14.权利要求11的方法，还包括将所述位存储在一个或多个非易失性存储器设备中。
15.权利要求11的...

【专利技术属性】
技术研发人员：M格里斯，M琴特拉，T勒尼希，S施泰布尔，T伦德拉森，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US