一种改进的共源共栅射频功率放大器制造技术

本实用新型专利技术公开了一种改进的共源共栅射频功率放大器，在衬底上横向设有共源级晶体管栅极G1、共源级晶体管源极S、共栅级晶体管栅极G2、共栅级晶体管漏极D；射频输入端RFin通过金属走线连接共源级晶体管栅极G1，共源级晶体管源极S通过金属走线连接接地孔阵列，共栅级晶体管栅极G2通过金属走线连接偏置电路，共栅级晶体管漏极D通过金属走线连接射频输出端RFout。采用共源共栅结构，并优化版图结构，使得该射频功率放大器具有高增益、高功率、高线性度、高效率等性能优势，同时又保持与单晶体管共源结构射频功率放大器相当的版图面积，使其具有了成本优势。

【技术实现步骤摘要】

本技术属于射频集成电路
，具体涉及一种改进的共源共栅射频功率放大器。
技术介绍
射频功率放大器是各种无线通信应用中必不可少的关键部件，用于将收发信机输出的已调制射频信号进行功率放大，以满足无线通信所需的射频信号的功率要求。射频功率放大器属于大信号器件，因此要求用于制造射频功率放大器的半导体器件具有高击穿电压、高电流密度等特性。相对于数字电路、模拟电路等小信号电路所普遍采用的基于Si CMOS工艺，基于GaAs材料的HBT、pHEMT等工艺，由于其较高的击穿电压和载流子迁移速率，在射频功率放大器领域中得到了广泛的应用。如图1所示为一个典型的射频功率放大器电路，晶体管103作为射频功率放大器中的重要有源器件，在实际中通常采用Si或GaAs工艺制造；射频功率放大器的输入信号端口RFin通过输入匹配网络101连接到晶体管103的栅极；晶体管103的栅极还通过偏置电路102连接到射频功率放大器的偏置电压端口Vbias；晶体管103的源极连接到地；晶体管103的漏极通过扼流电感104连接到射频功率放大器的供电电压端口Vcc；供电电压端口Vcc还连接到去耦电容105的一端，去耦电容105的另外一端连接到地；晶体管103的漏极还通过输出匹配网络106连接到射频功率放大器的输出信号端口RFout。射频功率放大器的输入信号电压摆幅较低，经过晶体管103功率放大之后，输出信号的电压摆幅大幅提升。对于一个典型的Class-A/B/AB射频功率放大器，在供电电压Vcc下工作，晶体管漏极上的电压摆幅通常可以达到2×Vcc。譬如，当射频功率放大器的供电电压Vcc为5V时，晶体管漏极上的电压摆幅将达到10V。如果射频功率放大器工作于Class-E状态，那么晶体管漏极上的电压摆幅将会更高，达到3.5×Vcc以上。由此可见，射频功率放大器中的晶体管上将承受远高于供电电压的摆幅，对晶体管的击穿电压及可靠性提出了很高的要求。选用足够高击穿电压的半导体工艺来制造射频功率放大器，将使得选择余地严重受限，丧失了设计灵活性并将降低集成度。为了使得较小击穿电压半导体工艺也可以用于制造射频功率放大器，业界通常通过将射频功率放大器电路设计为共源共栅结构来提高器件的击穿电压。如图2所示，为一个典型的共源共栅结构的射频功率放大器。晶体管203和晶体管204为射频功率放大器中实现功率放大的有源器件，在实际中通常采用Si或GaAs工艺制造；射频功率放大器的输入信号端口RFin通过输入匹配网络201连接到晶体管203的栅极；晶体管203的栅极还通过偏置电路202连接到射频功率放大器的偏置电压端口Vbias1；晶体管203的源极连接到地；晶体管203的漏极连接到晶体管204的源极；晶体管204的栅极通过偏置电路205连接到射频功率放大器的偏置电压端口Vbias2；晶体管204的栅极还连接到去耦电容206的一端，去耦电容206的另外一端连接到地；晶体管204的漏极通过扼流电感207连接到射频功率放大器的供电电压端口Vcc；供电电压端口Vcc还连接到去耦电容208的一端，去耦电容208的另外一端连接到地；晶体管207的漏极还通过输出匹配网络209连接到射频功率放大器的输出信号端口RFout。射频功率放大器的输入信号电压摆幅较低，经过晶体管203及晶体管204功率放大之后，输出信号的电压摆幅大幅提升。在共源共栅结构射频功率放大器中，晶体管203为共源级，晶体管204为共栅极；这样的共源共栅结构相比单晶体管共源结构具有更高的功率增益和更高的反向隔离度；更为重要的是，共源共栅结构比单晶体管共源结构具有更高的击穿电压，允许射频功率放大器有更高的工作电压。如图2所示，工作于Class-A/AB/B状态的共源共栅结构射频功率放大器，晶体管204漏极的射频电压摆幅为2×Vcc，晶体管203漏极的射频电压摆幅则不超过Vcc。因此，晶体管203及晶体管204各自漏极与源极之间的电压摆幅都不超过2×Vcc，保证了晶体管工作于安全区域。半导体器件的版图设计为芯片制备之前必须的一个工序，用于将多个相同的晶体管的各个部分按照所设计的电路合理的分布在硅衬底上。在版图设计中，芯片器件面积的最小化为设计人员的终极目标。如图3a所示，为一个共源共栅结构原理图，由共源级晶体管301及共栅极晶体管302组成；如图3b所示，为这个共源共栅结构所对应的电路版图。在图3b中，晶体管301和晶体管302在版图上通常为多栅指结构，即由多个较小栅宽的晶体管并联组成总栅宽较大的晶体管301和晶体管302。射频输入信号通过金属走线连接到共源级晶体管301的栅极，晶体管的各个栅指在图3b中标注为G；共源级晶体管301的源极通过金属走线连接到接地孔阵列303，晶体管的源极在图3b中标注为S；共源级晶体管301的漏极通过金属走线连接到了共栅级晶体管302的源极，晶体管的漏极在图3b中标注为D；共栅级晶体管302的栅极通过金属走线304连接在一起，用于为共栅级晶体管302的栅极进行偏置供电；共栅级晶体管302的漏极通过金属走线连接在一起，并连接到了射频功率放大器的输出信号端口RFout。由上可知，共源共栅结构射频功率放大器相比单晶体管共源结构射频功率放大器具有性能上的优势，但是共源共栅结构的版图面积几乎是单晶体管共源结构的二倍，具有比单晶体管共源结构更加高昂的成本。
技术实现思路
本技术目的是：提供一种改进的共源共栅射频功率放大器，采用共源共栅结构，并优化版图结构，使得该射频功率放大器具有高增益、高功率、高线性度、高效率等性能优势，同时又保持与单晶体管共源结构射频功率放大器相当的版图面积，使其具有了成本优势。本技术的技术方案是：一种改进的共源共栅射频功率放大器，在衬底上横向设有共源级晶体管栅极G1、共源级晶体管源极S、共栅级晶体管栅极G2、共栅级晶体管漏极D；射频输入端RFin通过金属走线连接共源级晶体管栅极G1，共源级晶体管源极S通过金属走线连接接地孔阵列，共栅级晶体管栅极G2通过金属走线连接偏置电路，共栅级晶体管漏极D通过金属走线连接射频输出端RFout。进一步的，所述共源级晶体管为增强型pHEMT晶体管，共栅级晶体管为耗尽型pHEMT晶体管。本技术的优点是：1．本技术所提出的双栅晶体管版图结构具有非常紧凑的结构，简化了传统共源共栅晶体管结构的连接关系，从而减小了版图上各条金属走线之间的寄生电容，有助于提升射频功率放大器的性能；更重要的，双栅晶体管结构相比传统共源共栅晶体管结构，版图面积可以缩小至少40%，甚至与单晶体管共源结构具有相当的面积，具有很高的成本优势。2.   共源级晶体管为增强型晶体管，共栅级晶体管为耗尽型晶体管，射频功率放大器仅需正电压而无需负电压即可正常工作。同时，GaAs E/D pHEMT双栅晶体管还可以极大地改善单独增强型pHEMT器件射频功率放大器的漏电流特性。附图说明下面结合附图及实施例对本技术作进一步描述：图1为现有典型的射频功率放大器电路图；图2为现有典型的共源共栅结构的射频功率放大器电路图；图3a为现有典型的共源共栅结构的射频功率放大器的原理图；图3b为现有典型的共源共栅结构的射频功率放大器的电路版图；图4a为本文档来自技高网...

【技术保护点】
一种改进的共源共栅射频功率放大器，其特征在于，在衬底上横向设有共源级晶体管栅极G1、共源级晶体管源极S、共栅级晶体管栅极G2、共栅级晶体管漏极D；射频输入端RFin通过金属走线连接共源级晶体管栅极G1，共源级晶体管源极S通过金属走线连接接地孔阵列，共栅级晶体管栅极G2通过金属走线连接偏置电路，共栅级晶体管漏极D通过金属走线连接射频输出端RFout。

【技术特征摘要】
1. 一种改进的共源共栅射频功率放大器，其特征在于，在衬底上横向设有共源级晶体管栅极G1、共源级晶体管源极S、共栅级晶体管栅极G2、共栅级晶体管漏极D；射频输入端RFin通过金属走线连接共源级晶体管栅极G1，共源级晶体管源极S通过金属走线连接接地孔阵列，共栅...

【专利技术属性】
技术研发人员：陈高鹏，陈俊，刘磊，张辉，黄清华，
申请(专利权)人：宜确半导体苏州有限公司，
类型：新型
国别省市：江苏;32