一种导电互连(340、440、540、640)包括导电支承层(330、430、530、630)，在该导电支承层(330、430、530、630)上的导电材料(320、520、620)，以及部分地包围该导电材料(320、520、620)的无机套环(350、450、550、650)。无机套环(350、450、550、650)也被布置在导电支承层(330、430、530、630)的侧壁上。一种制造导电互连(340、440、540、640)的方法包括在籽晶层(304、504)上制造导电材料(320、520、620)，形成有机套环(310、510)以部分地包围该导电材料(320、520、620)，蚀刻导电籽晶层(304、504)以形成导电支承层(330、430、530、630)，以及进行加热以将有机套环(310、510)转变为无机套环(350、450、550、650)，该无机套环(350、450、550、650)部分地包围导电材料(320、520、620)并布置在导电支承层(330、430、530、630)的侧壁上。有机套环(310、510)可通过在导电材料(320、520、620)上沉积光敏旋涂电介质材料并图案化该光敏旋涂电介质材料来形成。导电材料(620)可以是单个导电材料(320)或者可包括由势垒层分隔的第一导电层(332)和第二导电层(324)的堆叠，在这种情况下加热步骤还导致导电材料堆叠中的第二导电层(324)的回流。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】包括无机套环的导电互连相关申请的交叉引用本申请按照35U.S.C.§ 119(e)要求于2012年11月2日以Sun等人的名义提交的美国临时专利申请N0.61/721，889的权益，其公开内容通过援弓I全部明确纳入于此。背景领域本公开一般涉及半导体器件组装。本公开尤其涉及导电互连，该导电互连包括用于在籽晶层蚀刻期间保护该导电互连并在芯片附连期间防止焊桥的无机套环。背景在倒装芯片封装中，集成电路(IC)(例如，管芯)的有源器件区域在面对封装基板(例如，向下)的表面上。在该布置中，来自IC的互连(诸如柱)可以与封装基板上的接触焊盘电耦合。柱可以是铜、锡焊料或银焊料。铜柱可根据镀覆方法(例如，如图1所示)来制造。如图1所示，用于制造铜柱120的电镀方法100包括在半导体晶片或管芯(例如，半导体基板)102上沉积导电籽晶层104(例如，金属)的第一工艺。如本文所述的，术语“半导体基板”可指代已切割晶片的基板或可指代尚未切割的晶片的基板。在第二工艺中，在导电籽晶层104上沉积和图案化光阻材料110。接着，电镀工艺形成铜柱120。可使用电镀工艺生长铜层122和焊料层124 (例如，银(Ag)、锡(Sn)、铟(In)或镍(Ni))来形成铜柱120。然后剥离光阻材料110。电镀方法100包括籽晶层蚀刻以移除各柱120之间的导电籽晶层104的各部分以形成凸块下导电层130。该蚀刻可以是在所有方向上移除导电籽晶层104的各向异性蚀刻。移除各柱120之间的导电籽晶层104防止导致错误互连操作的铜柱120的短路。遗憾的是，蚀刻工艺还过度蚀刻铜层122以形成底切126。底切126减少铜柱120在半导体基板102上的接触面积。减少的接触面积可使得铜柱120的连通性以及完整性降级。在该示例中，底切126在铜柱120的每一侧上可以在三(3)微米的范围内。制造场所(例如，铸造厂)的当前控制极限是在铜柱120的凸块互连的每一侧上小于六微米的底切。当凸块直径是例如小于六十微米时，该底切量是相当大的。以此尺寸，六微米的过度蚀刻可导致铜柱120损耗10%到20%。结果，制造细间距/尺寸设计的铜柱120由于铜过度蚀刻而具有挑战性。在蚀刻后，热处理使得铜柱120的焊料层124回流。结果，表面张力导致圆形的焊料层124。用于防止对铜柱120的铜层122的底切126的常规解决方案包括改变蚀刻工艺以减少底切126的量。然而，改变蚀刻工艺涉及开发新蚀刻机制的基础工艺改变。另一常规解决方案是增加铜柱120的凸块直径，例如如图2所示。图2解说了用于将半导体基板(例如，IC管芯/芯片、倒装芯片)202(例如，IC器件)附连到封装基板260或另一半导体基板的芯片附连工艺200。注意，图2示出半导体基板202面朝下，而图1的半导体基板102面朝上取向。在该示例中，铜柱220的焊料凸块224及铜层222的凸块直径增加。然而，凸块直径的这一增加受到凸块间距204的限制。当各焊料凸块224之间(或者焊料凸块224和迹线(未示出)之间)的间隙(例如，凸块间距204)由于增加的凸块直径而减少时，在倒装芯片组装期间用以将铜柱220的焊料凸块224耦合到封装基板260的接触焊盘262的热处理之后产生焊桥226。即，用以耦合接触焊盘262与铜柱220的焊料凸块224的倒装芯片回流导致各焊料凸块224之间的焊桥226。概述根据本公开的一方面，描述了包括无机套环的导电互连。导电互连包括导电支承层。导电互连还包括导电支承层上的导电材料。导电互连进一步包括部分地包围导电材料的无机套环。无机套环还被布置在导电支承层的侧壁上。根据本公开的另一方面，描述了用于制造包括无机套环的导电互连的方法。该方法包括在导电籽晶层上制造导电材料。该方法还包括形成有机套环以部分地包围导电材料。该方法还包括加热导电互连以将有机套环转变为部分地包围导电材料的无机套环。无机套环还通过加热导电互连而被布置在导电支承层的侧壁上。根据本公开的另一方面，描述了包括无机套环的导电互连。导电互连包括导电支承层上的导电材料。导电互连还包括用于保护导电互连的导电材料和导电支承层的装置。这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的其他特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。附图简述在结合附图理解下面阐述的详细描述时，本公开的特征、本质和优点将变得更加明显，在附图中，相同附图标记始终作相应标识。图1是解说用于制造铜柱的常规镀覆方法的框图。图2是解说其中形成焊桥的用于将倒装芯片附连到封装基板的常规组装工艺的框图。图3是解说根据本公开的一方面的用于制造包括无机套环的导电互连的镀覆方法的框图，并且进一步解说了包括无机套环的导电互连的示例性实施例。图4是解说根据本公开的一方面的用于使用导电互连来将倒装芯片附连到封装基板的组装工艺的框图，并且进一步解说了包括具有无机套环的导电互连的倒装芯片封装的示例性实施例。图5是解说根据本公开的另一方面的用于制造包括无机套环的导电互连的镀覆方法的框图，并且进一步解说了包括被无机套环包围的单个导电材料的导电互连的示例性实施例。图6是解说根据本公开的另一方面的用于使用导电互连将倒装芯片附连到封装基板的组装工艺的框图，并且进一步解说了包括具有无机套环的导电互连的倒装芯片封装的示例性实施例。图7是解说根据本公开的一个方面的用于制造包括无机套环的导电互连的方法的框图。图8是解说其中可有利地采用本公开的包括无机套环的导电互连的示例性无线通信系统的框图。详细描述以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免煙没此类概念。如本文所述的，术语“和/或”的使用旨在代表“可兼性或”，而术语“或”的使用旨在代表“排他性或”。本申请的各方面提供了用于改进集成电路(IC)器件(例如，倒装芯片器件或微机电系统(MEMS)器件)的组装的解决方案。例如，如图1和2所示，执行用于移除导电籽晶层104的各向异性蚀刻以防止各铜柱120之间的短路。遗憾的是，蚀刻工艺还过度蚀刻柱120的铜层122和导电籽晶层104以形成底切126。此外，底切126减少铜柱120在当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种导电互连，包括：导电支承层；所述导电支承层上的导电材料；以及部分地包围所述导电材料并被布置在所述导电支承层的侧壁上的无机套环。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：Y·孙，L·赵，M·韩，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。