薄膜晶体管阵列基板及其制作方法技术

本发明专利技术提供一种薄膜晶体管阵列基板及其制作方法。本发明专利技术的薄膜晶体管阵列基板，存储电容的两电极板之间的栅极绝缘层的厚度小于其他部分的栅极绝缘层的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。本发明专利技术的薄膜晶体管阵列基板的制作方法，采用半色调掩膜工艺，通过两次蚀刻，将存储电容处的栅极绝缘层打薄，减小存储电容间绝缘层的厚度，在需要同样电容大小的条件下，可以减小存储电容两电极板的金属相对面积，从而提高开口率。

【技术实现步骤摘要】

本专利技术涉及平面显示器领域，尤其涉及一种。
技术介绍
主动矩阵平面显示器具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的平面显示器装置包括液晶显示装置(Liquid Crystal Display，IXD)和有机发光二极管(Organic Light-Emitting D1de, 0LED)。LCD包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，通过玻璃基板通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。OLED具备自发光、高亮度、宽视角、高对比度、可挠曲、低能耗等特性，因此受到广泛的关注，并作为新一代的显示方式，已开始逐渐取代传统液晶显示器，被广泛应用在手机屏幕、电脑显示器、全彩电视等。OLED显示技术与传统的液晶显示技术不同，无需背光灯，采用非常薄的有机材料涂层和玻璃基板，当有电流通过时，这些有机材料就会发光。薄膜晶体管阵列基板(ThinFilm Transistor Array substrate)在 LCD 和 OLED中被广泛应用，一般包括玻璃基板及形成于玻璃基板上的薄膜晶体管及存储电容。存储电容在薄膜晶体管阵列基板中扮演着保持电位，降低耦合电容分压等重要作用，一般而言，我们希望电容大点比较好。电容大小的计算公式为C= eS/D其中S代表面积，D代表绝缘层厚度，改变存储电容的大小，一般有以下几种方法，1.选用介电常数较大的绝缘材料。2.增大面积。3.降低绝缘层厚度。一般来说，增大两金属板的相对面积会增大电容，但是由于存储电容一般以金属夹置绝缘层制成，金属电极是不透光的，存储电容越大，开口率就越低。而降低绝缘层厚度，既能增大存储电容大小，同时在此基础上，可以适当减小金属板相对面积，是较好的增加存储电容，提高开口率的方法。请参阅图1，为一种现有薄膜晶体管阵列基板的剖面结构示意图，包括基板100、及设于所述基板100上的薄膜晶体管和存储电容，存储电容的第一极板310与第二极板320中间夹置有栅极绝缘层300和蚀刻阻挡层500，因为栅极绝缘层300和蚀刻阻挡层500都有一定的厚度，就使得绝缘层比较厚，需要较大的相对面积才能得到设定的电容值，造成器件开口率降低。
技术实现思路
本专利技术的目的在于提供一种薄膜晶体管阵列基板，具有较大存储电容的同时，具有较高开口率。本专利技术的目的在于提供一种薄膜晶体管阵列基板的制作方法，可以增大存储电容的同时，提尚开口率。为实现上述目的，本专利技术提供一种薄膜晶体管阵列基板，包括基板、及形成于所述基板上的薄膜晶体管和存储电容；所述存储电容由设于所述基板上的第一极板、位于所述第一极板上方的第二极板、位于所述第一极板与第二极板之间设于所述第一极板上的栅极绝缘层、及位于所述第一极板与第二极板之间设于所述栅极绝缘层上的蚀刻阻挡层构成；所述栅极绝缘层对应所述第一极板上的部分的厚度小于所述栅极绝缘层的其他部分的厚度。所述的薄膜晶体管阵列基板，包括基板、设于所述基板上的第一栅极、第二栅极、及位于所述第二栅极远离第一栅极一侧的第一极板、设于所述第一栅极、第二栅极、第一极板、及基板上的栅极绝缘层、分别位于所述第一栅极与第二栅极上方设于所述栅极绝缘层上的第一氧化物半导体层与第二氧化物半导体层、设于所述第一氧化物半导体层、第二氧化物半导体层、及栅极绝缘层上的蚀刻阻挡层、分别位于所述第一栅极、第二栅极上方设于蚀刻阻挡层上的第一源极、第一漏极、第二源极、第二漏极、位于所述第一极板上方设于所述蚀刻阻挡层上的第二极板、设于所述第一源极、第一漏极、第二源极、第二漏极、及第二极板上方覆盖所述蚀刻阻挡层的钝化层、设于所述钝化层上的平坦层、设于所述平坦层上的像素电极层、设于所述平坦层与像素电极层上的像素定义层、及设于所述像素定义层上的光阻间隙物；所述栅极绝缘层对应所述第二栅极靠近第一栅极一侧的上方设有第一过孔，所述钝化层与平坦层对应所述第二源极上方设有第二过孔，所述像素定义层上对应所述像素电极层上方设有第三过孔；所述第一源极、第一漏极与所述第一氧化物半导体层相接触，所述第二源极、及第二漏极与所述第二氧化物半导体层相接触，所述第一源极经由所述第一过孔与所述第二栅极相接触，所述像素电极层经由所述第二过孔与所述第二源极相接触，所述第三过孔暴露出部分像素电极层；所述第一栅极、第二栅极、栅极绝缘层、第一氧化物半导体层、第二氧化物半导体层、蚀刻阻挡层、第一源极、第一漏极、第二源极、及第二漏极构成薄膜晶体管；所述第一极板、第二极板、及位于所述第一极板与第二极板之间的栅极绝缘层和蚀刻阻挡层构成存储电容。所述栅极绝缘层的材料为氧化铝、氮化硅、及氧化硅中的一种或其组合。本专利技术还提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤:步骤1、提供一基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，得到第一栅极、第二栅极、及位于所述第二栅极远离第一栅极一侧的第一极板；步骤2、在所述第一金属层上沉积栅极绝缘层；步骤3、在所述栅极绝缘层上涂布光阻层，利用半色调掩膜板对所述光阻层进行曝光、显影，对应所述第一栅极与第二栅极之间、及第二栅极靠近第一栅极一侧的上方得到全曝光区域，对应所述第一极板的上方得到半曝光区域；步骤4、以所述光阻层为遮蔽层，对所述全曝光区域下方的栅极绝缘层进行第一次刻蚀，得到第一过孔，并除去所述半曝光区域处的光阻层；步骤5、以所述光阻层为遮蔽层，对所述第一极板上方的栅极绝缘层进行第二次刻蚀，使所述栅极绝缘层对应所述第一极板上的部分的厚度小于所述栅极绝缘层其他部分的厚度；步骤6、剥离所述光阻层，依次在所述栅极绝缘层上形成第一氧化物半导体层、第二氧化物半导体层、蚀刻阻挡层、第一源极、第一漏极、第二源极、第二漏极、第二极板、钝化层、平坦层、像素电极层、像素定义层、及光阻间隙物。所述步骤2中，通过化学气相沉积法沉积所述栅极绝缘层。所述步骤4中，所述第一次刻蚀采用干法刻蚀工艺，并通过氧气灰化制程除去所述半曝光区域处的光阻层。所述步骤5中，所述第二次刻蚀采用干法刻蚀工艺。所述步骤5中，根据所述第二次刻蚀的速率控制所述栅极绝缘层上对应所述第一极板上的部分的厚度。所述栅极绝缘层的材料为氧化铝、氮化硅、及氧化硅中的一种或其组合。所述第一源极、及第一漏极与所述第一氧化物半导体层的两侧区域相接触，所述第二源极、及第二漏极与所述第二氧化物半导体层的两侧区域相接触，所述第一源极经由所述第一过孔与所述第二栅极相接触；所述钝化层与平坦层对应所述第二源极上方形成有第二过孔，所述像素定义层上对应所述像素电极层上方形成有第三过孔；所述像素电极层经由所述第二过孔与所述第二源极相接触，所述第三过孔暴露出部分像素电极层。本专利技术的有益效果:本专利技术提供的一种薄膜晶体管阵列基板，存储电容的两电极板之间的栅极绝缘层的厚度小于其他部分的栅极绝缘层的厚度，存储电容间绝缘层厚度较薄，电容相对面积较小，具有较高的开口率。本专利技术的薄膜晶体管阵列基板的制作方法，利用半色调掩膜工艺，通过两次刻蚀，将位于存储电容的第一极板上方的栅极绝缘层部分蚀刻掉，减小其厚度，从而降低了存储电容间绝缘层厚度，在需要同样电容大小的条件下，可以减小需要的电容电极板的相本文档来自技高网...

【技术保护点】
一种薄膜晶体管阵列基板，其特征在于，包括基板(1)、及形成于所述基板(1)上的薄膜晶体管和存储电容；所述存储电容由设于所述基板(1)上的第一极板(31)、位于所述第一极板(31)上方的第二极板(32)、位于所述第一极板(31)与第二极板(32)之间设于所述第一极板(31)上的栅极绝缘层(3)、及位于所述第一极板(31)与第二极板(32)之间设于所述栅极绝缘层(3)上的蚀刻阻挡层(5)构成；所述栅极绝缘层(3)对应所述第一极板(31)上的部分(3’)的厚度小于所述栅极绝缘层(3)的其他部分(3”)的厚度。

【技术特征摘要】

【专利技术属性】
技术研发人员：吕晓文，苏智昱，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44