本发明专利技术公开了一种用以进行错误纠正的方法、存储装置与控制器。所述方法包含有：在闪速存储器的特定物理地址进行读取操作；在侦测到所述读取操作的无法纠正错误之后，通过设定第一重试参数给所述闪速存储器，在所述特定物理地址进行第一重新读取操作，取得对应所述第一重试参数的第一数据，并且将所述第一数据暂时地保存在易失性存储器，再对所述第一数据进行第一硬解码操作；以及在侦测到所述第一硬解码操作的解码失败之后，至少依据从所述易失性存储器中读取的所述第一数据，进行软解码操作以进行对应所述特定物理地址的错误纠正。
【技术实现步骤摘要】
本专利技术涉及一种闪速存储器(Flash Memory)的数据读取，特别有关一种用以进行错误纠正的方法以及相关的存储装置与控制器。
技术介绍
近年来由于闪速存储器的技术不断地发展，各种便携式存储装置(例如:符合SD/MMC、CF、MS、XD标准的闪存卡)或具备闪速存储器的便携式多媒体播放器(例如:MP3播放器或便携式影音播放器)被广泛地实施于诸多应用中。因此，这些便携式装置中的闪速存储器的存取控制便成为相当热门的研究方向。以常用的NAND型闪速存储器而言，其主要可区分为单层单元(Single LevelCell, SLC)与多层单元(Multiple Level Cell, MLC)两大类的闪速存储器。单层单元的闪速存储器中的每个记忆单元内的晶体管只有两种电荷值，分别用来表示逻辑值O与逻辑值I。另外，多层单元的闪速存储器中的每个记忆单元内的晶体管的储存能力则被充分利用，被较高的电压驱动，从而通过不同级别的电压在一个晶体管中记录多个位的资讯(例如:00、01、11、10);理论上，多层单元的闪速存储器的记录密度可以达到单层单元的闪速存储器的记录密度的两倍以上，这对于在发展过程中遇到瓶颈的NAND型闪速存储器的相关产业而言，是非常好的消息。相较于单层单元的闪速存储器，由于多层单元的闪速存储器的价格较便宜，并且在有限的空间里可提供较大的容量，所以多层单元的闪速存储器很快地成为市面上便携式记忆装置采用的主流。然而，多层单元的闪速存储器的不稳定性所导致的问题也一一浮现。针对这些问题，虽然现有技术中提供了一些解决方式，却总是无法兼顾操作效能与系统资源使用控管。于是，不论采取哪个解决方式，往往会有对应的副作用。因此，需要一种新颖的方法来加强控管闪速存储器的数据存取，以兼顾操作效能与系统资源使用控管。
技术实现思路
本专利技术提供一种用来进行错误纠正的方法以及相关的存储装置与控制器，以解决上述问题。本专利技术的一个实施例公开一种用来进行错误纠正的方法，所述方法应用在一存储装置中的控制器，所述存储装置包含闪速存储器(Flash Memory) 0所述方法包含有下列步骤:在所述闪速存储器的特定物理地址进行读取操作；在侦测到所述读取操作的无法纠正错误之后，通过设定第一重试参数给所述闪速存储器，在所述特定物理地址进行第一重新读取操作，取得对应所述第一重试参数的第一数据，且将所述第一数据暂时地保存在易失性存储器(Volatile Memory)，并且对所述第一数据进行第一硬解码操作；以及在侦测到所述第一硬解码操作的解码失败之后，至少依据从所述易失性存储器读取的所述第一数据进行软解码(Soft Decoding)操作，以进行对应所述特定物理地址的错误纠正。本专利技术的一个实施例公开一种存储装置，包含有:闪速存储器，所述闪速存储器包含多个区块；以及控制器，所述控制器用以存取所述闪速存储器。尤其是，所述控制器在所述闪速存储器的特定物理地址进行读取操作。另外，在侦测到所述读取操作的无法纠正错误之后，所述控制器通过设定第一重试参数给所述闪速存储器，在所述特定物理地址进行第一重新读取操作，取得对应所述第一重试参数的第一数据，并且将所述第一数据暂时地保存在易失性存储器，并且对所述第一数据进行第一硬解码操作。此外，在侦测到所述第一硬解码操作的解码失败之后，至少依据从所述易失性存储器读取的所述第一数据进行软解码操作，以进行对应所述特定物理地址的错误纠正。本专利技术的一个实施例公开一种存储装置的控制器，所述控制器用以存取闪速存储器，所述闪速存储器包含多个区块，所述控制器包含有:微处理器，用以运行程序代码以控制所述闪速存储器的存取，其中所述程序代码读取自所述控制器的外部或内部；以及错误纠正码引擎(Error Correct1n Code Engine, ECC Engine),用以进行错误纠正。尤其是，所述控制器在所述闪速存储器的特定物理地址进行读取操作。另外，在侦测到所述读取操作的无法纠正错误之后，所述控制器通过设定第一重试参数给所述闪速存储器，在所述特定物理地址进行第一重新读取操作，取得对应所述第一重试参数的第一数据，且将所述第一数据暂时地保存在易失性存储器，并且利用所述错误纠正码引擎对所述第一数据进行第一硬解码操作。此外，在侦测到所述第一硬解码操作的解码失败之后，至少依据从所述易失性存储器读取的所述第一数据，所述控制器利用所述错误纠正码引擎进行软解码操作，以进行对应所述特定物理地址的错误纠正。本专利技术的好处之一是，本专利技术方法与相关的存储装置与控制器可大幅地提升错误纠正效能。特别是本专利技术所公开的方法与相关的存储装置与控制器可将硬解码过程中所使用到的数据中的至少一部分(例如一部分或全部)保留下来，以供软解码使用。于是，本专利技术方法与相关的存储装置与控制器可快速地依据从所述易失性存储器读取的数据来进行软解码，而非浪费时间在等待所述闪速存储器的读取结果，其中本专利技术的方法与相关的存储装置与控制器不需要在软解码过程中设定重试参数给所述闪速存储器，从而可进一步节省时间，并且提升整体效能。另外，本专利技术方法与相关的存储装置与控制器可动态地切换在硬解码与软解码之间，使得错误纠正效能得以优化。【附图说明】图1是本专利技术存储装置的实施例的示意图。图2是本专利技术用来进行错误纠正的方法的实施例的流程图。图3展示图2所示的方法在一个实施例中所涉及的静态随机存取存储器与相应的数据流。图4展示图2所示的方法在另一个实施例中所涉及的动态随机存取存储器与相应的数据流。图5是图2所示的方法在一个实施例中所涉及的工作流程。图6是图5所示的读取重试及硬解码流程在一个实施例中的实行细节。图7是图5所示的软资讯读取及软解码流程在图6所示的实施例中的实行细节。图8展示图7中依据软模式从易失性存储器载入数据的操作的实行细节。其中，附图标记说明如下:100存储装置110存储器控制器112微处理器112C程序代码112M只读存储器114控制逻辑116缓冲器118接口逻辑120闪速存储器200进行错误纠正的方法210，220，230步骤310错误纠正码引擎320静态随机存取存储器420动态随机存取存储器500工作流程510，520步骤530读取重试及硬解码流程540软资讯读取及软解码流程610，620，625，630，640，650，660步骤710，710-1，710—2，710—3715，720，730，740，750，760步骤【具体实施方式】请参考图1，图1是本专利技术存储装置的实施例的示意图。存储装置100包含一个电子装置的至少一部分，当前第1页1 2 3 4 本文档来自技高网...
【技术保护点】
一种用以进行错误纠正的方法，所述方法应用在存储装置中的控制器，所述存储装置包含闪速存储器，所述方法包含有下列步骤：在所述闪速存储器的特定物理地址进行读取操作；在侦测到所述读取操作的无法纠正错误之后，通过设定第一重试参数给所述闪速存储器，在所述特定物理地址进行第一重新读取操作以取得对应所述第一重试参数的第一数据，且将所述第一数据暂时地保存在易失性存储器，并且对所述第一数据进行第一硬解码操作；以及在侦测到所述第一硬解码操作的解码失败之后，至少依据从所述易失性存储器读取的所述第一数据，进行软解码操作，以进行对应所述特定物理地址的错误纠正。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：蔡秉谚，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。