一种提高BUCK电路的瞬态响应的技术制造技术

提出了一种用于BUCK降压转换电路的改进型误差放大器。该误差放大器在输入电压发生瞬态跳变而急剧变化时，能有效缓解差分对MOS管进入线性区的程度，极大地缩短（甚至消除了）回归到饱和区的时间，有效提高了误差放大器的转换速率，进而提高了整个BUCK电路系统的瞬态响应性能。

【技术实现步骤摘要】

本申请一般地涉及误差放大器，特别涉及用于提高BUCK电路瞬态响应的改进型误差放大器。
技术介绍
目前，开关电源因为其具有输入范围宽、效率高、体积小等特点得到了越来越广泛的应用，其稳定性和高效性直接影响了电子产品的工作性能。开关电源的种类繁多，其中，在开关型DC-DC转换器主电路中，最常见的拓补结构就是BUCK型、BOOST型和BUCK-B00ST型。BUCK型电路即降压式转换电路，主要用于直流到直流(DC-DC)的降压变换，通常适用于低压大电流应用领域。在目前所广泛使用的BUCK型电路中，误差放大器用于对DC-DC变换器的输出电压反馈信号Vfb和基准信号Vref之间进行差分计算并将误差信号放大，产生控制电压以调整系统的占空比。误差放大器是电压反馈控制环路的重要组成部分，对直流开关变换系统的稳定性、负载调整性和响应速度都有着决定性的作用。通常，对整个环路的补偿就是通过适当选择误差放大器的补偿策略，调整误差放大器的频率响应来实现的。目的是对整个闭环系统进行校正，以提供适当的带宽，使得闭环系统稳定工作并具有良好的动态响应。长期研究表明，误差放大器的转换速率(也称摆率)对整体的BUCK电路的瞬态响应有着决定性的影响。提高误差放大器的转换速率能有效增强BUCK电路的瞬态响应性能，使得整个系统的暂态过程更短。根据现有技术，一种常用的误差放大器一般由两级运算放大器构成。第一级为差分输入，第二级为共源共栅输出。这种结构能提供很高的放大器增益。经过研究发现，在突发情况下，当误差放大器所输入的电压反馈信号Vfb和基准信号Vref发生瞬态跳变而急剧降低时，第一级差分输入的MOS管会跌出饱和区进入线性工作区。由于重新回到饱和区需要耗费一定的时间，这显著降低了误差放大器的转换速率，从而不利地影响了 BUCK电路的瞬态响应。因此，目前极需一种能有效对抗输入电压跳变、有效提高误差放大器的转换速率的技术。
技术实现思路
针对以上现有技术的缺陷，本申请的目的至少在于提供一种具有改善的转换速率的用于BUCK电路的误差放大器。根据本申请的第一方面，提出了一种用于BUCK电路的误差放大器，其特征在于，包括:第一 PMOS管(Ml)和第二 PMOS管(M2)，所述第一 PMOS管和第二 PMOS管共源极，并耦合至电流源，所述第一 PMOS管的栅极接第一电压输入，所述第二 PMOS管的栅极接第二电压输入；第九PMOS管(M9)和第十PMOS管(MlO)，以及第三NMOS管(M3)和第四NMOS管(M4)，所述第九PMOS管和第十PMOS管的源极均耦合至电压Vdd，所述第九PMOS管的漏极耦合至第七PMOS管(M7)的源极，所述第十PMOS管的漏极耦合至第八PMOS管(M8)的源极，所述第七PMOS管的漏极耦合至第三NMOS管的漏极，所述第八PMOS管的漏极耦合至第四NMOS管的漏极；第五NMOS管(M5)和第六NMOS管(M6)，所述第五NMOS管和第六NMOS管的源极均耦合至接地端(GND)，所述第五NMOS管的漏极耦合至所述第三NMOS管的源极，所述第六NMOS管的漏极耦合至所述第四NMOS管的源极；其中，所述第一 PMOS管的漏极进一步耦合至第五NMOS管的漏极与第三NMOS管的源极，所述第二 PMOS管的漏极进一步耦合至第六NMOS管M6的漏极与第四NMOS管的源极；所述第一 PMOS管的漏极进一步经由第一电流控制器件而连接至第五NMOS管和第六NMOS管的栅极，而第二 PMOS管的漏极进一步经由第二电流控制器件而连接至第五NMOS管和第六NMOS管的栅极。根据本申请的第二方面，第一电压输入是基准电压输入Vref，第二电压输入是反馈电压输入Vfb，所述第四NMOS管的漏极与所述第八PMOS管的漏极的耦合节点提供所述误差放大器的输出电压Vout。根据本申请的第三方面，所述第九PMOS管和所述第十PMOS管的栅极接外置偏置电压Vb3 ;所述第七PMOS管和所述第八PMOS管的栅极接外置偏置电压Vb2 ;所述第五NMOS管和第六NMOS管的栅极接外置偏置电压Vb4 ;所述第三PMOS管和第四PMOS管的栅极接外置偏置电压VbI，所述外置偏置电压Vb3进一步耦合至所述第三NMOS管M3的漏极与所述第七PMOS管的漏极的耦合节点。根据本申请的第四方面，所述第一电流控制器件是第十一 PMOS管(M11)，所述第二电流控制器件是第十二 PMOS管(M12)。根据本申请的第五方面，所述第一PMOS管的漏极耦合至第十一PMOS管的源极，所述第i^一 PMOS管的栅极和漏极均与外置偏置电压Vb4 —起耦合至第五NMOS管和第六NMOS管的栅极，所述第二 PMOS管的漏极耦合至所述第十二 PMOS管的源极，所述第十二 PMOS管的栅极和漏极均与外置偏置电压Vb4 —起耦合至第五NMOS管和第六NMOS管的栅极。根据本申请的第六方面，所述第一电流控制器件和所述第二电流控制器件是二极管。根据本申请的第七方面，所述第一电流控制器件和所述第二电流控制器件是二极管。根据本申请的第八方面，提出了一种BUCK降压转换电路，其特征在于，包括:第一PMOS管(MpO),第二 PMOS管(Mpl )，第三NMOS管(Mnl )，所述第一 PMOS管的源极通过第一电阻(Rl)耦合至电压Vdd,所述第一 PMOS管的漏极耦合至第三NMOS管的漏极，所述第二 PMOS管的源极并联耦合至电压Vdd，所述第二 PMOS管的漏极并联耦合至第三NMOS管的漏极，所述第三NMOS管的源极接地(GND);串联连接的电感器(L)和电容器(C)。所述电感器的一端与电容器的一端串联连接，所述电感器的另一端耦合至所述第三NMOS管的漏极，所述电容器的另一端接地，所述电感器与电容器之间的串联节点即构成所述BUCK降压转换电路的输出端Vout ;串联连接的第二电阻(R2)和第三电阻(R3)，耦接在所述输出端Vout和接地之间，从所述第二电阻和第三电阻之间的串联节点输出反馈电压信号Vfb以反馈至误差放大器(110)的反相输入端(_);误差放大器(110)，所述误差放大器在其非反相输入端(+)接收基准电压信号Vref，在其输出端将误差放大信号提供给比较器(108)的非反相输入端(+);时钟发生器(112)，输出时钟信号至电流感测和补偿模块(102)和PWM调制器(104)；所述电流感测和补偿模块跨接在第一电阻(Rl)两端，用于感测输出电流并提供补偿，所述电流感测和补偿模块的输出耦合至所述比较器(108)的反向输入端(+);比较器(108)，将其反相输入端上接收到的来自电流感测和补偿模块的补偿信号与其非反相输入接收到的来自误差放大器的误差放大信号进行比较，将比较结果信号输出至所述PWM调制器的第一输入；PWM调制器(104)，在其时钟输入接收来自时钟发生器的时钟信号，并在其第一输入接收来自比较器的比较信号，还在其第二输入接收来自零点检测器的零点检测信号。在其第一输出产生适当的第一 PWM控制信号至所述第一 PMOS管和所述第二 PMOS管的栅极，并在其第二输出产生适当的第二 PMW控制信号至所述第三NMOS管的栅极；其中，所述误差放大器(110)是如权利要求1 一 7所述的误差放大器。根据本文档来自技高网...

【技术保护点】
一种用于BUCK电路的误差放大器，其特征在于，包括：第一PMOS管（M1）和第二PMOS管(M2)，所述第一PMOS管和第二PMOS管共源极，并耦合至电流源，所述第一PMOS管的栅极接第一电压输入，所述第二PMOS管的栅极接第二电压输入；第九PMOS管（M9）和第十PMOS管（M10）,以及第三NMOS管（M3）和第四NMOS管（M4），所述第九PMOS管和第十PMOS管的源极均耦合至电压Vdd，所述第九PMOS管的漏极耦合至第七PMOS管（M7）的源极，所述第十PMOS管的漏极耦合至第八PMOS管(M8)的源极，所述第七PMOS管的漏极耦合至第三NMOS管的漏极，所述第八PMOS管的漏极耦合至第四NMOS管的漏极；第五NMOS管（M5）和第六NMOS管（M6），所述第五NMOS管和第六NMOS管的源极均耦合至接地端（GND），所述第五NMOS管的漏极耦合至所述第三NMOS管的源极，所述第六NMOS管的漏极耦合至所述第四NMOS管的源极；其中，所述第一PMOS管的漏极进一步耦合至第五NMOS管的漏极与第三NMOS管的源极，所述第二PMOS管的漏极进一步耦合至第六NMOS管M6的漏极与第四NMOS管的源极；所述第一PMOS管的漏极进一步经由第一电流控制器件而连接至第五NMOS管和第六NMOS管的栅极，而第二PMOS管的漏极进一步经由第二电流控制器件而连接至第五NMOS管和第六NMOS管的栅极。...

【技术特征摘要】

【专利技术属性】
技术研发人员：樊茂，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31