半导体器件制造技术

本发明专利技术涉及一种半导体器件，其可以包括非易失性存储单元、选择信号生成单元、多个存储单元和时钟阻断单元。所述选择信号生成单元适于使用时钟生成多个选择信号；所述多个存储单元适于分别响应于所述多个选择信号存储从所述非易失性存储单元传送的数据；以及所述时钟阻断单元适于当从所述非易失性存储单元传送的数据与存储在所述多个存储单元中的数据相同时，阻断输入至所述选择信号生成单元的时钟。

【技术实现步骤摘要】
【专利说明】半导体器件相关申请的交叉引用本申请要求2013年12月19日提交的申请号为10_2013_0159284的韩国专利申请的优先权，该韩国专利申请以参阅方式全文并入本申请。
本专利技术的示例性实施例涉及半导体器件。
技术介绍
图1是解释半导体存储器件的修复操作的图示。参照图1，半导体存储器件可以包括单元阵列110、行控制单元120和列控制单元130。单元阵列110可以包括多个存储单元，行控制单元120可以启用由行地址RADD选择的字线，列控制单元130可以访问(读或写)由列地址CADD选择的位线的数据。行熔丝电路140可以将对应于单元阵列110中具有缺陷的存储单元的行地址存储为修复行地址REPAIR_RADD。行比较单元150可以将存储在行熔丝电路140中的修复行地址REPAIR_RADD与从存储器件外输入的行地址RADD进行比较。当修复行地址REPAIR_RADD与行地址RADD —致时，行比较单元150可以控制行控制单元120以启用冗余字线，而不是由行地址RADD指定的字线。列熔丝电路160可以将对应于在单元阵列110中具有缺陷的存储单元的列地址存储为修复列地址REPAIR_CADD。列比较单元170可以将存储在列熔丝电路160中的修复列地址REPAIR_CADD与从存储器件外输入的列地址CADD进行比较。当修复列地址REPAIR_CADD与列地址CADD —致时，列比较单元170可以控制列控制单元130以访问冗余位线，而不是由列地址CADD指定的位线。图1的熔丝电路140和160可以包括激光熔丝。激光熔丝可以根据熔丝是否断开来存储逻辑高数据或逻辑低数据。激光熔丝可以在晶片级被编程，但是在将晶片安装到封装中以后不能被编程。此外，激光熔丝由于节距限制很难设计成小尺寸。为了克服这样的缺陷，可以使用电恪丝(E-fuse)。可以使用晶体管或电容器电阻器(capacitor resistor)形成电熔丝。当使用晶体管形成电熔丝时，电熔丝通过改变在栅极和漏极/源极之间的电阻可以存储数据。图2是例示由晶体管形成并且作为电阻器或电容器操作的电熔丝的图示。参照图2，电熔丝可以包括晶体管T。当晶体管T能够承受的正常电源电压被施加至栅极G时，电熔丝作为电容器C工作。因此，在栅极G和漏极-源极D/S之间没有电流流动。但是，当晶体管T不能承受的高电压被施加至栅极G时，当晶体管T的栅氧化层损坏时，栅极G与漏极-源极D/S短路。然后，电熔丝作为电阻器R工作。因此，电流可以在栅极G和漏极_源极D/S之间流动。通过在电熔丝的栅极G和漏极-源极D/S之间的电阻值可以识别电熔丝的数据。当电熔丝大时，电熔丝的数据可以被直接识别，无需单独的放大操作。另一方面，当电熔丝小时，可以使用放大器以检测穿过其晶体管T的电流流动。因为需要形成电熔丝的晶体管T较大或需要给每一个电熔丝提供用于放大数据的放大器，上述两种方法具有面积限制。由于上述面积问题，将电熔丝应用于熔丝电路140和160并不容易。因此，已经研宄将电熔丝形成在阵列中并且使用存储在电熔丝阵列中的数据执行修复操作的方法。当电熔丝形成在阵列中时，可以共享放大器以减小占用的总面积。在半导体器件包括例如电熔丝阵列的非易失存储单元的情况下，在启动操作期间，存储在电熔丝阵列中的修复数据可以被传送至包括在半导体器件中的例如锁存器的存储单元，从而使用存储在电熔丝阵列中的修复数据。当重复的修复数据被存储在非易失性存储单元中时，在重复的数据被传送至存储单元时，在半导体器件的操作过程中会产生错误。
技术实现思路
本专利技术的各实施例针对半导体器件，其通过当存储在半导体器件的非易失性存储单元中的修复数据被传送至半导体器件的存储单元时，防止重复的数据存储在存储单元中而能够减少错误。在本专利技术的一个实施例中，半导体器件可以包括非易失性存储单元；选择信号生成单元，其适于使用时钟生成多个选择信号；多个存储单元，其适于分别响应于所述多个选择信号存储从所述非易失性存储单元传送的数据；和时钟阻断单元，其适于当从所述非易失性存储单元传送的数据与存储在所述多个存储单元中的数据相同时，阻断输入至所述选择信号生成单元的时钟。所述非易失性存储单元包括第一至第M熔丝组，并且在所述第一至第M熔丝组中顺序地存储数据，其中所述M是自然数。所述半导体器件可以进一步包括多个比较单元，其适于输出通过将从各存储单元输出的数据与从所述非易失性存储单元传送的数据进行比较而获得的比较结果。所述选择信号生成单元可以包括:地址生成器，其适于时钟计数并且生成地址；和解码器，其适于解码所述地址并且生成多个选择信号。在本专利技术的另一个实施例中，半导体器件可以包括:非易失性存储单元，其适于存储修复数据；选择信号生成单元，其适于使用时钟生成多个选择信号；多个存储单元，其适于分别响应于所述多个选择信号存储从所述非易失性存储单元传送的所述修复数据；时钟控制单元，其适于当从所述非易失性存储单元传送的数据与存储在多个存储单元中的数据相同时，阻断输入至所述选择信号生成单元的时钟；和单元阵列，其适于使用存储在所述多个存储单元中的数据用冗余单元替换标准单元。所述非易失性存储单元可以包括第一至第M熔丝组，并且在所述第一至第M熔丝组中顺序地存储所述修复数据，其中M是自然数。所述非易失性存储单元将存储在所述第M熔丝组至所述第一熔丝组中的所述修复数据顺序地传送至所述多个存储单元。半导体器件可以进一步包括:第一数据总线，其适于传送从所述非易失性存储单元输出的修复数据；第二数据总线，其适于传送输入至所述半导体器件的输入地址；总线选择单元，其适于在启动操作期间选择并输出从所述第一数据总线传送的数据，并且在访问操作期间选择和输出从所述第二数据总线传送的数据；以及第三数据总线，其适于将从所述总线选择单元输出的数据传送至所述多个存储单元。半导体器件可以进一步包括:多个比较单元，其适于输出通过将从各存储单元输出的数据与从所述第三数据总线传送的数据进行比较而获得的比较结果。半导体器件可以进一步包括:相同信号生成单元，其适于生成相同信号，基于所述比较，当一个或更多个所述存储单元存储与从所述第三数据总线传送的数据相同的数据时，该相同信号被启用，并且当所述存储单元存储与从所述第三数据总线传送的数据不同的数据时，该相同信号被停用。当所述相同信号被停用时，所述时钟阻断单元将所述时钟传递至所述选择信号生成单元，并且当所述相同信号被启用时，阻断所述时钟。所述相同信号被停用时，所述单元阵列访问对应于所述输入地址的普通单元，并且当所述相同信号被启用时，访问替换对应于所述输入地址的所述普通单元的冗余单元。当所述时钟被启用时，所述选择信号生成单元顺序地启用所述多个选择信号。所述修复数据包括在所述单元阵列中包括的普通单元中的有缺陷的普通单元的地址。在本专利技术的又一个实施例中，半导体器件可以包括:非易失性存储单元，其适于存储并顺序地传送多个数据；一个或更多个存储单元，其适于响应于各自的选择信号存储从所述非易失性存储单元传送的数据；一个或更多个比较单元，其适于将存储在各存储单元中的数据与从所述非易失性存储单元传送的数据进行比较并且输出比较结果；以及选择信号生成单元，其适于基于所述比较结果使用时钟顺序地启用所述选择信号。所述非本文档来自技高网...

【技术保护点】
一种半导体器件，包括：非易失性存储单元；选择信号生成单元，其适于使用时钟生成多个选择信号；多个存储单元，其适于分别响应于所述多个选择信号存储从所述非易失性存储单元传送的数据；和时钟阻断单元，其适于当从所述非易失性存储单元传送的数据与存储在所述多个存储单元中的数据相同时，阻断输入至所述选择信号生成单元的所述时钟。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金贵东，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR