具有晶体管的半导体部件制造技术

具有晶体管的半导体部件。一个方面涉及具有半导体主体、第一主接触焊盘、第二主接触焊盘、单片地集成在半导体主体中的常通第一晶体管和单片地集成在半导体主体中的常断第二晶体管的半导体部件。第一晶体管是具有第一栅极电极和经由第一栅极电极可控制的第一负载路径的高电子迁移率晶体管，且第二晶体管具有第二栅极电极和经由第二栅极电极可控制的第二负载路径。第一负载路径和第二负载路径串联地电连接在第一主接触焊盘和第二主接触焊盘之间。

【技术实现步骤摘要】

本申请涉及具有常断高电子迁移率晶体管的半导体部件。
技术介绍
在也被称为异质结FET (HFET)或调制掺杂FET (MODFET)的常规高电子迁移率晶体管(HEMT)中，电流在器件的源极和漏极端子之间流动，即使栅极电极接地。也就是说，细导电沟道(反型层)存在于源极和漏极端子之间。因此，器件通常被称为常通。HEMT的常通特征是例如GaN技术的内在性质，并将GaN技术的应用的范围限制到电源可用来生成断开GaN器件所必需的负电压的应用。而且，常通特征使驱动GaN晶体管所需的电路的设计复杂。特别是，无意的短路可能由于这样的晶体管的常通性质而出现。相同的问题伴随基于除了 GaN以外的半导体材料的半导体部件而出现。因此，存在对改进的解决方案的需要。
技术实现思路
根据半导体部件的实施例，半导体部件包括半导体主体、第一主接触焊盘、第二主接触焊盘、单片地集成在半导体主体中的常通第一晶体管和单片地集成在半导体主体中的常断第二晶体管。在本专利技术的意义上，如果达到该晶体管的阻断状态要求主动切断晶体管，则晶体管是“常通”晶体管。因此，如果达到该晶体管的导通状态需要主动接通晶体管，则晶体管是“常断”晶体管。第一晶体管是包括第一栅极电极的高电子迁移率晶体管(HEMT)，并具有经由第一栅极电极可控制的第一负载路径。第二晶体管包括第二栅极电极和经由第二栅极电极可控制的第二负载路径。可选地，第二晶体管也可以是高电子迁移率晶体管(HEMT)。第一负载路径和第二负载路径串联地电连接在第一主接触焊盘和第二主接触焊盘之间。在本专利技术的意义上，晶体管的“负载路径”是在源极和漏极之间形成的电路径，其可经由施加到栅极的控制信号被接通(导电状态)和切断(电阻断状态)。接通或切断晶体管分别意味着接通或切断其负载路径。在用于操作半导体部件的方法中，提供了半导体部件。半导体部件具有半导体主体、第一主接触焊盘、第二主接触焊盘、单片地集成在半导体主体中的常通第一晶体管和单片地集成在半导体主体中的常断第二晶体管。第一晶体管是包括第一栅极电极的高电子迁移率晶体管(HEMT)，并具有经由第一栅极电极可控制的第一负载路径。第二晶体管包括第二栅极电极和经由第二栅极电极可控制的第二负载路径。第二晶体管也可以是高电子迁移率晶体管(HEMT)。第一负载路径和第二负载路径串联地电连接在第一主接触焊盘和第二主接触焊盘之间。还提供了用于驱动(至少)第一晶体管的驱动器单元。在第一时间点，通过将驱动器单元供应电压施加到驱动器单元来启动驱动器单元。在第一时间点之后的第二时间点，第二晶体管被接通，其中接通不在驱动器单元准备提供足以完全切断第一晶体管的第一控制电压信号之前发生。【附图说明】附图的元件不一定相对于彼此是按比例的。相同的参考数字表示对应的相同部分。各种所示实施例的特征可组合，除非它们彼此排他。实施例在附图中被描绘并在接下来的描述中被详述。图1A图示具有单片地集成在公共半导体主体中的常断HEMT和常通HEMT的半导体部件的横截面示意图。图1B图示具有在剖面El-El中的图1A的半导体部件的结构的半导体部件的横截面示意图。图1C图示图1A和IB的半导体部件的电路图。图2A图示具有单片地集成在公共半导体主体中的两个常通HEMT和一个常断HEMT的双向半导体部件的横截面示意图，其中常断HEMT的负载路径串联地电连接在常通HEMT的负载路径之间。图2B图示具有在剖面E2-E2中的图2A的半导体部件的结构的半导体部件的横截面示意图。图2C图示图2A和2B的半导体部件的电路图。图3A图示具有单片地集成在公共半导体主体中的两个常通HEMT和一个常断HEMT的双向半导体部件的横截面示意图，其中常断HEMT的负载路径串联地电连接在常通HEMT的负载路径之间。图3B图示具有在剖面E3-E3中的图3A的半导体部件的结构的半导体部件的横截面示意图。图3C图示图3A和3B的半导体部件的电路图。图4图示具有如参考图1A到IC所述的设计的双向半导体部件的横截面示意图，但其中作为第一晶体管的源极电极和第二晶体管的漏极电极的公共电极不从半导体部件引出。图5图示具有如参考图3A到3C所述的设计的双向半导体部件的横截面示意图，但其中作为第一晶体管的源极电极和第三晶体管的漏极电极的公共电极不从半导体部件引出。图6图示图1A到4的半导体部件的可能操作的时序图。【具体实施方式】图1A图示半导体部件100的实施例。在图1C中图示特别是图示半导体部件100的半导体部件100的电路图。在半导体部件100的半导体主体99中，第一晶体管I和第二晶体管2被单片地集成。半导体主体99具有衬底10、布置在衬底10上的第一半导体层11和布置在第一半导体层上的第二半导体层12。可选地，衬底10可包括硅。然而，也可使用其它材料。第一半导体层11布置在衬底10和第二半导体层12之间。异质结在第一半导体层11和第二半导体层12之间形成。在本专利技术的意义上，“异质结”是在具有不均匀的带隙(即，在价带和导带之间的能隙)的两个邻接的半导体材料之间形成的结。例如，在第一和第二半导体层11、12的带隙之间的差可以是至少0.3 eV(电子伏)和/或小于或等于1.4 eV。为了横向地隔离异质结，提供横向电子隔离24。横向电子隔离24可例如在第一和第二半导体层11、12中通过注入氩以便在以后的横向电隔离24的区中完全无定形化那些层11、12来产生。另一可能性是例如通过从该区蚀刻掉半导体材料在以后的横向电隔离24的区中产生孔穴，并随后将介电材料填充到孔穴内。可替换地，孔穴可保持敞开。第一半导体层11也被称为“缓冲层”，且第二半导体层12也被称为“阻挡层”。可选地，第二半导体层12可由多个子层形成。第一半导体层11包括第一带隙，且第二半导体层12包括大于第一带隙的第二带隙。例如，在第二带隙和第一带隙之间的差可以大至大于2 eV。然而，也可使用具有较低带隙差的第一和第二半导体层11、12。由于在第一和第二半导体层11、12之间的带隙差，电子从第二半导体层12下降到第一半导体层11内并在第一半导体层11中形成二维电子气体5 (’ 2DEG’)。2DEG 5对于第一晶体管1、第二晶体管2和也在下面参考图2A到2C、3A到3C和5描述的其它实施例中的单片地集成在半导体主体99中的第三晶体管3用作导电沟道。为了实现带隙差，第一半导体层11和第二半导体层12由不同的半导体基本材料或半导体材料成分制成，或它们由相同的半导体基本材料制成但具有不同的类型和/或浓度的电活性掺杂剂。第一半导体层11可以未掺杂或实质上未掺杂有电活性掺杂剂。也就是说，第一半导体层11可以不是η掺杂的或实质上不是η掺杂的，且进一步不是P掺杂的或实质上不是P掺杂的。第二半导体层12也可未掺杂或实质上未掺杂有电活性掺杂剂。也就是说，第二半导体层12可以不是η掺杂的或实质上不是η掺杂的，且进一步不是P掺杂的或实质上不是P掺杂的。可替换地，第二半导体层12可以是η掺杂的。在本专利技术的意义上，“实质上未掺杂”意味着有(仅仅)无意的电活性掺杂。原则上，第一半导体层11和第二半导体层12可由引起在第一半导体层11和第二半导体层12之间的界面处的2DEG 5的任何材料组成或包括引起在第一半导体层11和第二半导体本文档来自技高网...

【技术保护点】
一种半导体部件，包括：半导体主体；第一主接触焊盘；常通第一晶体管，其单片地集成在所述半导体主体中；以及常断第二晶体管，其单片地集成在所述半导体主体中；其中所述第一晶体管是包括第一栅极电极和经由第一栅极电极可控制的第一负载路径的高电子迁移率晶体管；其中所述第二晶体管包括第二栅极电极和经由所述第二栅极电极可控制的第二负载路径；以及其中所述第一负载路径和所述第二负载路径串联地电连接在所述第一主接触焊盘和所述第二主接触焊盘之间。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：G库拉托拉，O黑贝伦，W里格，A桑德斯，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：奥地利;AT