一种刚挠结合板的制作方法技术

本发明专利技术公开了一种刚挠结合板的制作方法，包括：提供两个刚性基板和N个挠性基板，N≥2；分别在每个挠性基板上制作线路图形，并加工挠性线路区域的外形，使挠性线路区域及废料区域相隔离；挠性线路区域由可挠线路区、第一重叠区和第二重叠区组成；通过层压方式将N个挠性基板压合在两个刚性基板之间；每个刚性基板上具有有效区域及无效区域；有效区域包括主区域和N个分支区域，主区域和每层挠性线路区域中的第一重叠区重叠，N个分支区域分别和N个挠性线路区域的第二重叠区一一对应重叠；去除各刚性基板上的无效区域和各挠性基板上的废料区域，获得刚挠结合板。采用本发明专利技术实施例能实现分叉重叠结构刚挠结合板的制作，减少印制板的体积。

【技术实现步骤摘要】

本专利技术涉及电路板加工
，尤其涉及。
技术介绍
随着PCB(Printed Circuit Board，印制电路板)向体积小、重量轻、立体安装以及高连接可靠性的方向发展，刚性印制电路板和挠性印制电路板开始向刚挠结合板方向发展，刚挠结合板的特点在于挠性区可以弯折，以实现后续组装时的立体安装，是PCB产业未来的主要增长点之一。刚挠结合板兼具刚性层与挠性层，是一种多层印刷电路板。如果需制作的刚挠结合板具有多个挠性分支区域，按照现有的制作方法需要把各挠性分支区域进行平行放置，最终制作成图1所示的刚挠结合板。这种加工方法要求生产的刚挠结合板需具备外形一致的挠性分支区域，以利于层压后外形加工时的统一加工切割。现有技术无法制作各层挠性板外形不一致且有相互重叠结构的刚挠结合板。如果采用现有的加工方法加工具有多个挠性分支的刚挠结合板，会使印制板的体积增大，如果该刚挠结合板拥有N个分支，则印制板的体积需增大N倍，这与目前电子产品对线路板体积越来越小的要求背道而驰。
技术实现思路
本专利技术实施例提出，实现分叉重叠结构刚挠结合板的制作，减少印制板的体积。本专利技术实施例提供，包括:提供两个刚性基板和N个挠性基板，N多2 ;分别在每个挠性基板上制作线路图形，并加工挠性线路区域的外形，使所述挠性线路区域及外围的废料区域相隔离；所述挠性线路区域由可挠线路区、第一重叠区和第二重叠区组成；所述可挠线路区的一个端头连接所述第一重叠区，另一端头连接所述第二重置区；通过层压方式将所述N个挠性基板压合在所述两个刚性基板之间；每个刚性基板上具有有效区域及外围的无效区域；所述有效区域包括主区域和N个分支区域，所述主区域和每层挠性线路区域中的第一重叠区重叠，所述N个分支区域分别和N个挠性线路区域的第二重叠区——对应重叠；去除每个刚性基板上的无效区域和每个挠性基板上的废料区域，获得刚挠结合板。进一步的，在所述通过层压方式将所述N个挠性基板压合在所述两个刚性基板之间的步骤之前，还包括:在至少一个刚性基板的有效区域上制作内层的刚性线路图形和/或外层的刚性线路图形。进一步的，在所述通过层压方式将所述N个挠性基板压合在所述两个刚性基板之间的步骤之后，还包括:在至少一个刚性基板的有效区域上制作外层的刚性线路图形。进一步的，所述两个刚性基板和所述N个挠性基板的尺寸一致。进一步的，在所述加工挠性线路区域的外形，使所述挠性线路区域及外围的废料区域相隔离的步骤之后，还包括:在每个挠性基板上铣出能够便于在层压后去除所述废料区域的分割线。进一步的，所述通过层压方式将所述N个挠性基板压合在所述两个刚性基板之间，具体包括:将所述N个挠性基板放置在所述两个刚性基板之间，且在任意两个相邻的挠性基板之间设置有粘贴片，在所述刚性基板和相邻的挠性基板之间也设置有粘贴片；通过层压方式对所述N个挠性基板和所述两个刚性基板进行压合；其中，所述粘贴片已做铣孔处理，不会延伸到每层可挠线路区所对应的位置，以使得层压后每层可挠线路区互不粘连。进一步的，在所述去除每个刚性基板上的无效区域和每个挠性基板上的废料区域，获得刚挠结合板的步骤之前，还包括:制作导电孔，使所述刚性基板上的主区域和每层挠性线路区域的第一重叠区电导通，使所述刚性基板上的分支区域分别和对应的挠性线路区域的第二重叠区电导通。实施本专利技术实施例，具有如下有益效果:本专利技术实施例提供的两个刚性基板和N个挠性基板，先在每个挠性基板上制作线路图形，并加工挠性线路区域的外形，使挠性线路区域及外围的废料区域相隔离，然后通过层压的方式将N各挠性基板压合在两个刚性基板之间，刚性基板上具有有效区域和无效区域，有效区域中的主区域与每层挠性线路区域中的第一重叠区重叠，有效区域中的N个分支区域与N各挠性线路区域的第二重叠区一一对应重叠，最后去除每个刚性基板上的无效区域和每个挠性基板上的废料区域，获得刚挠结合板。相比于现有技术制作多个挠性分支区域的刚挠结合板，采用本专利技术技术方案能制作具有分叉重叠结构的刚挠结合板。分叉重叠结构的刚挠结合板具有两个以上的挠性芯片，各层挠性芯板具有外形不一致且有相互重叠的挠性区域。各层挠性芯片的线路分别连接到不同层的刚性分支，同时各层挠性芯片的线路又通过与一个中心的刚性区域连接，使刚挠结合的线路连接成一个整体。按照本专利技术技术方案制作的分叉重叠结构的刚挠结合板能减小印制板的体积，即使再增加N个分支也无需增加N倍的印制板体积，为后续的组装节省空间。另外，现有技术在层压后对挠性区域和刚性区域进行统一的外形加工，切割成各层一致的刚挠结合板，而本专利技术先在层压前对各层挠性区域进行外形加工，在层压完成后在对刚性区域进行外形加工，从而制作出分叉重叠结构的刚挠结合板，不仅能减小印制板的体积，而且优化了制作工艺。进一步的，本专利技术可以在层压前后对刚性基板的有效区域进行刚性线路图像制作，满足客户的不同需求。如客户需求刚性基板双面印制线路的，可在层压前进行内层的刚性线路图形制作，在层压后进行外层的刚性线路图像制作，适用性强。进一步的，在加工挠性线路区域的外形之后，本专利技术的制作方法还可以在每个挠性基板的废料区域上铣出能够便于在层压后去除废料区域的分割线，节省废料去除时间，提尚制作效率O【附图说明】图1是现有技术提供的刚挠结合板的结构示意图；图2是本专利技术提供的刚挠结合板的制作方法的一种实施例的流程示意图；图3是本专利技术提供的挠性基板的挠性线路区域的一种实施例的示意图；图4是本专利技术提供的刚性基板的有效区域的一种实施例的示意图；图5是本专利技术提供的层压板的一种实施例的结构示意图；图6是本专利技术提供的交叉重叠刚挠结合板的一种实施例的结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图2，是本专利技术提供的刚挠结合板的制作方法的一种实施例的流程示意图，该方法包括以下步骤:步骤201:提供两个刚性基板和N个挠性基板，N ^ 2ο在本实施例中，刚挠结合板为多层印制板，其顶层和底层均为刚性基板，内层为挠性基板。在步骤201中，按照刚挠结合板的设计情况和各层板的材质，分别对各层板进行开料，获得两个刚性基板和N个挠性基板。在本实施例中，两个刚性基板和N个挠性基板的尺寸一致，以便于层压时的定位。步骤202:分别在每个挠性基板上制作线路图形，并加工挠性线路区域的外形，使该挠性线路区域及外围的废料区域相隔离；该挠性线路区域由可挠线路区、第一重叠区和第二重叠区组成；可挠线路区的一个端头连接第一重叠区，另一端头连接第二重叠区。在本实施例中，按照挠性印制板的设计，分别对每个挠性基板进行线路图形制作，并加工挠性线路区域的外形，使该挠性线路区域及外围的废料区域相隔离。绕线印制板的线路图像制作具体包括内光成像和贴覆盖膜，该内容为现有技术，在此不再详细赘述。在本实施例中，每个挠性基板均包含挠性线路区域和外围的废料区域。详情如图3所示，图3为本专利技术提供的挠性基板的挠性线路区域的一种实施例的示意图。如图3所示，在本专利技术提供的其中一个挠性基板8上制作线路图形，并本文档来自技高网...

【技术保护点】
一种刚挠结合板的制作方法，其特征在于，包括：提供两个刚性基板和N个挠性基板，N≥2；分别在每个挠性基板上制作线路图形，并加工挠性线路区域的外形，使所述挠性线路区域及外围的废料区域相隔离；所述挠性线路区域由可挠线路区、第一重叠区和第二重叠区组成；所述可挠线路区的一个端头连接所述第一重叠区，另一端头连接所述第二重叠区；通过层压方式将所述N个挠性基板压合在所述两个刚性基板之间；每个刚性基板上具有有效区域及外围的无效区域；所述有效区域包括主区域和N个分支区域，所述主区域和每层挠性线路区域中的第一重叠区重叠，所述N个分支区域分别和N个挠性线路区域的第二重叠区一一对应重叠；去除每个刚性基板上的无效区域和每个挠性基板上的废料区域，获得刚挠结合板。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘国汉，黄德业，任代学，
申请(专利权)人：广州杰赛科技股份有限公司，
类型：发明
国别省市：广东;44