稳压器制造技术

本发明专利技术提供抑制过冲和下冲并输出稳定的电压的稳压器。构成为具备：检测电源电压的变动的高通滤波器；检测输出电压的变动的高通滤波器；根据各个高通滤波器的输出而流动电流的串联连接的晶体管；以及对串联连接的晶体管的漏极电压进行钳位的钳位电路，以通过串联连接的晶体管的漏极电压来控制栅极的晶体管的漏极电压来控制输出晶体管的栅极电压。

【技术实现步骤摘要】
稳压器
本专利技术涉及即便电源变动也能稳定输出电压的稳压器。
技术介绍
对现有的稳压器进行说明。图9是示出现有的稳压器的电路图。现有的稳压器具备：误差放大电路103；基准电压电路102；PMOS晶体管901、902；输出晶体管105；电阻106、107、903；变动检测电容器904；钳位电路905；接地端子100；输出端子104；以及电源端子101。电阻106、107串联设置在输出端子104与接地端子100间，对产生在输出端子104的输出电压Vout进行分压。若设电阻106、107的连接点发生的电压为Vfb，则误差放大电路103以使Vfb接近基准电压电路102的电压Vref的方式控制输出晶体管105的栅极电压，以向输出端子104输出输出电压Vout。当电源端子101的电源电压VDD上升时，电流Ix1从电源端子101流入变动检测电容器904。电流Ix1被由PMOS晶体管901、902和电阻903构成的电流反馈电路放大，生成电流Ix2。电流Ix2供给至输出晶体管105的栅极，对输出晶体管105的栅极电容进行充电。如此，输出晶体管105的栅极源极间电压VGS在作为源极电压的VDD发生变动的情况下也被调节为适当的值，从而能够抑制过冲而进行稳定化（例如，参照专利文献1）。现有技术文献专利文献专利文献1：日本特开2007－157071号公报。
技术实现思路
专利技术要解决的课题然而，现有的稳压器存在着这样的课题，即，检测电源电压的变动并抑制输出电压的过冲后电源电压也依然继续变动的情况下，会过度持续进行输出晶体管的控制，使之发生下冲或新的过冲。另外，存在的课题是在重负载时电源电压迅速发生变动，并且在抑制输出电压的过冲后发生下冲的情况下，会误检测到增大其后输出电压的动作而控制输出晶体管并加以振荡。本专利技术鉴于上述课题而完成，提供在抑制输出电压的过冲后，电源电压依然继续发生变动的情况下、或者在重负载时的电源变动中发生过冲和下冲的情况下，也能稳定输出电压的稳压器。用于解决课题的方案为了解决现有技术的课题，本专利技术的稳压器采用如下结构。一种稳压器，具备：检测电源电压的变动的高通滤波器；检测输出电压的变动的高通滤波器；根据各个高通滤波器的输出使电流流过的串联连接的晶体管；以及对串联连接的晶体管的漏极电压进行钳位的钳位电路，以通过串联连接的晶体管的漏极电压来控制栅极的晶体管的漏极电压来控制输出晶体管的栅极电压。专利技术效果依据本专利技术的稳压器，能够抑制输出电压的过冲，并且防止其后发生的下冲，迅速稳定输出电压。附图说明图1是示出第一实施方式的稳压器的电路图；图2是示出高通滤波器的一个例子的电路图；图3是示出高通滤波器的其他例子的电路图；图4是示出高通滤波器的其他例子的电路图；图5是示出第一实施方式的稳压器的动作的波形图；图6是示出第一实施方式的稳压器的动作的波形图；图7是示出第二实施方式的稳压器的结构的电路图；图8是示出第三实施方式的稳压器的结构的电路图；图9是示出现有的稳压器的结构的电路图。具体实施方式以下，参照附图，对本专利技术的实施方式进行说明。＜第一实施方式＞图1是第一实施方式的稳压器的电路图。第一实施方式的稳压器具备：误差放大电路103；基准电压电路102；输出晶体管105；电阻106、107；高通滤波器111、112；NMOS晶体管113、114；PMOS晶体管115；偏压电路121；接地端子100；输出端子104；以及电源端子101。图2是高通滤波器111、112的电路图。高通滤波器111、112具备电容201、电阻202、恒压电路203、输入端子211和输出端子212。接着，对第一实施方式的稳压器的连接进行说明。误差放大电路103的反相输入端子与基准电压电路102的正极连接，同相输入端子与电阻106的一个端子和电阻107的一个端子的连接点连接。基准电压电路102的负极与接地端子100连接，电阻107的另一个端子与接地端子100连接，电阻106的另一个端子与输出端子104连接。输出晶体管105的栅极与误差放大电路103的输出端子连接，源极与电源端子101连接，漏极与输出端子104连接。PMOS晶体管115的漏极与误差放大电路103的输出端子连接，源极与电源端子101连接，栅极经由节点133而与NMOS晶体管113的漏极连接。偏压电路121的一个端子与NMOS晶体管113的漏极连接，另一个端子与电源端子101连接。NMOS晶体管113的源极与NMOS晶体管114的漏极连接，栅极经由节点132而与高通滤波器111的输出端子212连接。NMOS晶体管114的源极与接地端子100连接，栅极经由节点131而与高通滤波器112的输出端子212连接。高通滤波器111的输入端子211与电源端子101连接，高通滤波器112的输入端子211与输出端子104连接。电容201的一个端子与输入端子211连接，另一个端子与输出端子212连接。电阻202的一个端子与输出端子212连接，另一个端子与恒压电路203的正极连接。恒压电路203的负极与接地端子100连接。接着，对第一实施方式的稳压器的动作进行说明。当电源端子101上被输入电源电压VDD时，稳压器从输出端子104输出输出电压Vout。电阻106和107对输出电压Vout进行分压，从而输出分压电压Vfb。误差放大电路103对基准电压电路102的基准电压Vref和分压电压Vfb进行比较，以使输出电压Vout恒定的方式控制输出晶体管105的栅极电压。偏压电路121作为钳位电路而动作，将PMOS晶体管115的栅极电压钳位于电源电压VDD，使PMOS晶体管115截止。当输出电压Vout高于既定电压时，分压电压Vfb就高于基准电压Vref。因此，误差放大电路103的输出信号（输出晶体管105的栅极电压）变高，输出晶体管105截止，因此输出电压Vout变低。另外，当输出电压Vout低于既定电压时，进行与上述相反的动作，从而输出电压Vout变高。这样，稳压器以使输出电压Vout恒定的方式进行动作。在此，考虑电源电压VDD变动的情况。图5是示出电源电压VDD上升时的各节点的电压的变动的波形。当电源电压VDD上升时高通滤波器111检测电源电压VDD的变动而使节点132的电压上升。随着电源电压VDD的上升，输出电压Vout也上升，高通滤波器112检测输出电压Vout的变动而使节点131的电压上升。由此，在NMOS晶体管113、114中有电流I0流动。偏压电路121使电流I1流动，当节点131、132的电压进一步上升而电流I0大于电流I1时，使节点133的电压下降。而且，使PMOS晶体管115导通并使输出晶体管105的栅极电压上升，从而以使输出晶体管105的动作截止的方式进行控制，并抑制输出电压Vout的过冲。在抑制输出电压Vout的过冲后，电源电压VDD继续上升，但由于高通滤波器112不检测输出电压Vout的变动，所以节点131的电压不上升而使NMOS晶体管114截止。而且，由于不流过电流I0，所以PMOS晶体管115不动作，不会控制输出晶体管105。由此，在输出电压Vout的过冲的控制后，即便电源电压VDD继续上升，也能将输出电压Vout保持在一定电压。图6是示出对输出端子104加载重负载的状态下电源电压VDD迅速上升本文档来自技高网...

【技术保护点】
一种稳压器，将从电源端子输入的电源电压稳定化并输出，其特征在于，具备：误差放大电路，对将输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极；第一高通滤波器，检测所述电源电压的变动；第二高通滤波器，检测所述输出电压的变动；第一晶体管，根据所述第一或第二高通滤波器的输出电压而流动电流；第二晶体管，根据所述第二或第一高通滤波器的输出电压而流动电流，与所述第一晶体管串联连接；钳位电路，对所述第一晶体管的漏极电压进行钳位；以及第三晶体管，其栅极与所述第一晶体管的漏极连接，漏极与所述输出晶体管的栅极连接，通过所述第一晶体管的漏极电压来控制所述输出晶体管的动作。

【技术特征摘要】
2013.12.13 JP 2013-2583941.一种稳压器，将从电源端子输入的电源电压稳定化并输出，其特征在于，具备：误差放大电路，对将输出晶体管输出的输出电压分压后的分压电压与基准电压之差进行放大并输出，控制所述输出晶体管的栅极；第一高通滤波器，检测所述电源电压的变动；第二高通滤波器，检测所述输出电压的变动；第一晶体管，根据所述第一或第二高通滤波器的输出电压而流动电流；第二晶体管，根据所述第二或第一高通滤波器的输出电压而流动电流，与所述第一晶体管串联连接；钳位电路，对所述第一晶体管的漏极电压进行钳位；以及第三晶体管，其栅极与所述第一晶体管的漏极连接，漏极与所述输出晶体管的栅极连接，通过所述第一晶体管的漏极电压来控制所述输出晶体管的动作。2.如权利要求1所述的稳压器，其特征在于，所述钳位电路具备第一偏压电路，该第一偏压电路的一个端子与所述电源端子连接，另一个端子与所述第三晶体管的栅极和所述第一晶体管的漏极连接。3...

【专利技术属性】
技术研发人员：富冈勉，杉浦正一，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP