一种显示装置、阵列基板及薄膜晶体管制造方法及图纸

本实用新型专利技术涉及显示工艺技术领域，特别涉及一种显示装置、阵列基板及薄膜晶体管。该薄膜晶体管依次包括第一栅极、第一栅绝缘层、有源层、第二栅绝缘层、第二栅极、第三栅绝缘层和源漏电极，有源层与第二栅极相对应的区域的外侧分别为源漏轻掺杂区域和源漏重掺杂区域，源、漏电极与源、漏重掺杂区域电连接；第一栅极设置于漏电极所对应区域的漏轻掺杂区域下方或第一栅极分为两个部分，分别设置于源、漏电极对应区域的轻掺杂区域下方。本实用新型专利技术提供一种显示装置、阵列基板、薄膜晶体管，通过LDD结构降低TFT关态漏电流，同时通过底栅结构提高TFT开态电流的效果，提高产品良品率。

【技术实现步骤摘要】

本技术涉及显示工艺
，特别涉及一种显示装置、阵列基板、薄膜晶体管。
技术介绍
在LCD(液晶显示器)或OLED(有机发光二极管)显示器中，每个像素点都是由集成在像素点后面的TFT(Thin Film Transistor，薄膜场效应晶体管)来驱动，从而可以做到高速度、高亮度、高对比度的显示屏幕信息。在现在的生产技术中，多采用多晶硅或非晶硅来制造TFT。多晶硅的载流子迁移率为10-200cm2/V，明显高于非晶硅的载流子迁移率(1cm2/V)，所以多晶硅相对于非晶硅具有更高的电容性和存储性。对于LCD和OLED，TFT一般形成于玻璃基板上，由于玻璃的热力学限制，多晶硅TFT的结晶特性及离子注入后退火的过程往往不能得到有效的恢复，则在反偏电压的情况下会出现较大的漏电流，影响TFT的正常使用。为了抑制TFT的漏电流，一般采用在TFT的栅极和源、漏极间进行轻掺杂的方式，尤其是在一些短沟道的情况下，轻掺杂漏区(Lightly Doped Drain，LDD)的宽度范围仅为0.3-1μm。在TFT正常工作时，往往开态电流会受到影响，导致正常工作的TFT电阻过大，功耗增大。
技术实现思路
(一)所要解决的技术问题本技术所要解决的技术问题是提供一种显示装置、阵列基板、薄膜晶体管，以克服现有技术中TFT关态电流较强，导致TFT工作时由于LDD结构而导致开态电流降低的TFT结构。(二)
技术实现思路
<br>为了解决上述技术问题，本技术一方面提供一种薄膜晶体管，依次包括第一栅极、第一栅绝缘层，所述第一栅绝缘层上设有有源层，所述有源层上依次设有第二栅绝缘层、第二栅极、第三栅绝缘层和源漏电极，所述源漏电极在第三栅绝缘层上；所述有源层与第二栅极相对应的区域的外侧分别为源漏轻掺杂区域和源漏重掺杂区域，其中，源轻掺杂区域和漏轻掺杂区域紧挨第二栅极，源重掺杂区域紧挨所述源轻掺杂区域并且所述漏重掺杂区域紧挨所述漏轻掺杂区域，所述源、漏电极与所述源、漏重掺杂区域电连接；其中，所述第一栅极设置于所述漏电极所对应区域的漏轻掺杂区域下方或所述第一栅极分为两个部分，分别设置于所述源、漏电极对应区域的轻掺杂区域下方。优选地，所述有源层为低温多晶硅。优选地，所述有源层为由非晶化的氧化物通过晶化处理后的结晶状态有源层。优选地，所述第三栅绝缘层和第二栅绝缘层上设有过孔，所述源、漏电极通过过孔与源、漏重掺杂区域接触连接。优选地，所述第一栅极的底部还设有缓冲层。另一方面，本技术还提供一种阵列基板，包括上述的薄膜晶体管。再一方面，本技术还提供一种显示装置，包括上述的阵列基板。(三)有益效果本技术提供一种显示装置、阵列基板、薄膜晶体管，采用顶栅和底栅双栅结构即第二栅极和第一栅极，并且对有源层进行源漏轻掺杂区域和源漏重掺杂区域处理，通过在漏电极所对应区域的漏轻掺杂区域下方设置第一栅极或者在源、漏电极对应区域的轻掺杂区域下方分别设置第一栅极的两个部分，从而降低了TFT关态漏电流，同时通过底栅结构提高TFT开态电流的效果，提高产品良品率。附图说明图1～图6为本技术实施例一阵列基板制作流程步骤示意图；图7为本技术实施例二阵列基板结构示意图；图8为本技术实施例一阵列基板制作方法流程图。其中：1：基板；2：缓冲层；3：第一栅极；4：第一栅绝缘层；5：有源层；6：第二栅绝缘层；7：第二栅极；8：光刻胶；91：源轻掺杂区域；92：源重掺杂区域；101：漏轻掺杂区域；102：漏重掺杂区域；11：第三栅绝缘层；12：源电极；13：漏电极；14：CD偏差。具体实施方式下面结合附图和实施例，对本技术的具体实施方式作进一步详细描述。以下实施例用于说明本技术，但不是用来限制本技术的范围。实施例1如图6所示，本技术实施例提供一种阵列基板，包括基板1，所述基板1上设有缓冲层2、第一栅极3(即底栅)和第一栅绝缘层4，所述第一栅绝缘层4上设有有源层5，所述有源层5上依次设有第二栅绝缘层6、第二栅极7(即顶栅)、第三栅绝缘层11和源漏电极12，该源漏电极12在第三栅绝缘层11上。该有源层5与第二栅极7相对应的区域的外侧分别为源、漏轻掺杂区域91和101以及源、漏重掺杂区域92和102，其中，该源轻掺杂区域91和漏轻掺杂区域101紧挨第二栅极7，源重掺杂区域92紧挨所述源轻掺杂区域91并且所述漏重掺杂区域102紧挨所述漏轻掺杂区域101。该源、漏电极12和13与所述源、漏重掺杂区域92和102电连接。需要说明的是，该第一栅极3分为两个部分，分别设置于所述源、漏电极12和13对应区域的轻掺杂区域(即分别位于源轻掺杂区域91和漏轻掺杂区域101)下方。本实施例中将第一栅极3设置为两部分，可加大第一栅极的区域面积，当顶栅加有栅压时，底栅进而打开，令LDD区域感生出更多的载流子，在较多底栅电场的作用下，加上轻掺杂产生的载流子，可最大程度地避免开态电流Ion降低的不利后果。本实施例中，同时设置第一栅极3(底栅)和第二栅极7(顶栅)采用LDD降低关态电流的优点，结合底栅结构的工作原理，在TFT工作时，即顶栅加有栅压时，底栅也同时打开，令LDD区域也感生出载流子，这样LDD区域在底栅电场的作用下，加上轻掺杂的产生的载流子，即可避免由于轻掺杂而导致的开态电流Ion降低的不利后果；同样的，当TFT的顶栅电场去除后，其处于关闭状态，此时底栅也撤去其电场，此时正好利用了LDD的优势降低了关态漏电流Ioff。其中，所述有源层5为由非晶化的氧化物通过晶化处理后的结晶状态有源层，其中，该有源层5还可以为低温多晶硅。其中，所述第三栅绝缘层11和第二栅绝缘层6上设有过孔，所述源漏电极12通过过孔与源、漏重掺杂区域92和102接触连接。其中，所述源、漏重掺杂区域92和102位于源、漏轻掺杂区域91和101外侧，远离所述有源层5。本技术提供的阵列基板，通过LDD结构降低TFT关态漏电流，同时通过底栅结构提高TFT开态电流的效果，提高产品良品率。实施例2如图7所示，本实施例与实施例1存在的区别在于，本实施例中的第一栅极3只有一部分，其设置于所述漏电极所对应区域的漏轻掺杂区域101下方即可。该第一栅极3同样和第二栅极7一起，采用LDD降低关态电流的优点，结合底栅结构的工作原本文档来自技高网...

【技术保护点】
一种薄膜晶体管，其特征在于，依次包括第一栅极、第一栅绝缘层，所述第一栅绝缘层上设有有源层，所述有源层上依次设有第二栅绝缘层、第二栅极、第三栅绝缘层和源漏电极，所述源漏电极在第三栅绝缘层上；所述有源层与第二栅极相对应的区域的外侧分别为源漏轻掺杂区域和源漏重掺杂区域，其中，源轻掺杂区域和漏轻掺杂区域紧挨第二栅极，源重掺杂区域紧挨所述源轻掺杂区域并且所述漏重掺杂区域紧挨所述漏轻掺杂区域，所述源、漏电极与所述源、漏重掺杂区域电连接；其中，所述第一栅极设置于所述漏电极所对应区域的漏轻掺杂区域下方或所述第一栅极分为两个部分，分别设置于所述源、漏电极对应区域的轻掺杂区域下方。

【技术特征摘要】
2014.12.22 CN 20141080698421.一种薄膜晶体管，其特征在于，依次包括第一栅极、第一栅绝缘层，所述第一栅绝缘层上设有有源层，所述有源层上依次设有第二栅绝缘层、第二栅极、第三栅绝缘层和源漏电极，所述源漏电极在第三栅绝缘层上；
所述有源层与第二栅极相对应的区域的外侧分别为源漏轻掺杂区域和源漏重掺杂区域，其中，源轻掺杂区域和漏轻掺杂区域紧挨第二栅极，源重掺杂区域紧挨所述源轻掺杂区域并且所述漏重掺杂区域紧挨所述漏轻掺杂区域，所述源、漏电极与所述源、漏重掺杂区域电连接；
其中，所述第一栅极设置于所述漏电极所对应区域的漏轻掺杂区域下方或所述第一栅极分为两个部分...

【专利技术属性】
技术研发人员：石磊，许晓伟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11