【技术实现步骤摘要】
本专利技术涉及图像传感器、以及使用该图像传感器的图像捕捉装置及蜂窝电话。
技术介绍
传统上,在作为固态图像传感元件的一种类型的CMOS图像传感器中,CMOS逻辑处理与图像传感器处理的融合使得能够在传感器芯片上布局复杂的模拟电路、数字电路、信号处理单元等。作为示例,在二维地布置有像素的图像传感器芯片中布局的、形成有模拟数字(AD)转换器的CMOS图像传感器已经投入实际的使用。在将AD转换器形成在诸如CMOS图像传感器(下文中称作“CMOS传感器”)的图像传感器中的情况下,已采用所谓的列AD结构。在列AD结构中,针对按矩阵布置的像素阵列的各列而设置AD转换器,从而能够将各AD转换器的转换率从一个像素的读出率减小到一行的读出率。因此,不仅总体电力消耗会由于AD转换器的转换率减小而减少,而且作为结果还会容易地增大CMOS传感器的读出率。作为使用列AD结构的CMOS传感器的示例,使用斜坡型AD转换器(其使用三角波)的CMOS传感器已投入实际的使用。在斜坡型AD转换器中,模拟值输入到输入端子中的一个输入端子中,并且与计数器的操作一起增大的参照输出值施加到其他输入端子。通过取在参照输出值与模拟值相一致时的计数器值来实现AD转换。由于三角波与计数器相同步地改变电压,因此在8位AD转换器的情况下,在AD转换中需要最大28步(即,256步)的处理。在使用这样的斜坡型AD转换器的CMOS传感器中,如果施 ...
【技术保护点】
一种图像传感器,该图像传感器包括:多个像素;第一参考信号生成器,其被构造成输出信号电平随时间而改变的第一参考信号;第二参考信号生成器,其被构造成输出信号电平随时间而改变的第二参考信号,所述第二参考信号的所述信号电平的改变的速率大于所述第一参考信号的所述信号电平的改变的速率;模拟数字转换器,其被构造成使用根据从所述多个像素中的各像素输出的像素信号的幅度而选择的所述第一参考信号或所述第二参考信号来进行对所述像素信号的模拟数字转换,其中,所述多个像素及所述第一参考信号生成器布置在第一芯片中,所述第二参考信号生成器布置在第二芯片中。
【技术特征摘要】
2013.12.06 JP 2013-253613;2014.11.12 JP 2014-230101.一种图像传感器,该图像传感器包括:
多个像素;
第一参考信号生成器,其被构造成输出信号电平随时间而改变的第
一参考信号;
第二参考信号生成器,其被构造成输出信号电平随时间而改变的第
二参考信号,所述第二参考信号的所述信号电平的改变的速率大于所述
第一参考信号的所述信号电平的改变的速率;
模拟数字转换器,其被构造成使用根据从所述多个像素中的各像素
输出的像素信号的幅度而选择的所述第一参考信号或所述第二参考信号
来进行对所述像素信号的模拟数字转换,
其中,所述多个像素及所述第一参考信号生成器布置在第一芯片中,
所述第二参考信号生成器布置在第二芯片中。
2.根据权利要求1所述的图像传感器,其中,所述模拟数字转换器
包括:
第一比较单元,其被构造成将所述像素信号与预定信号相比较;
选择单元,其被构造成在所述像素信号小于所述预定信号的情况下
选择所述第一参考信号,或者在所述像素信号等于或大于所述预定信号
的情况下选择所述第二参考信号,作为要在所述模拟数字转换中使用的
参考信号;
第二比较单元,其被构造成将由所述选择单元选择的所述参考信号
与所述像素信号相比较;
计数器单元,其被构造成输出计数器值;以及
第一存储单元,其被构造成存储在所选择的参考信号超过所述像素
信号时的所述计数器值。
3.根据权利要求2所述的图像传感器,其中,所述选择单元及所述
第二比较单元布置在所述第一芯片中,而所述第一比较单元、所述计数
器单元以及所述第一存储单元布置在所述第二芯片中。
4.根据权利要求2所述的图像传感器,该图像传感器还包括:第二
\t存储单元,其被构造成存储所述选择单元针对一帧的选择结果,
其中,在所述选择结果存储在所述第二存储单元中的情况下,所述
第一比较单元不进行所述比较,并且所述选择单元根据存储在所述第二
存储单元中的所述选择结果来选择所述参考信号。
5.根据权利要求4所述的图像传感器,该图像传感器还包括:删除
单元,其被构造成,在从所述选择结果存储在所述第二存储单元中起经
过了预定数量的帧或预定时间段时,从所述第二存储单元中删除存储在
所述第二存储单元中的所述选择结果。
6.根据权利要求1所述的图像传感器,其中,所述模拟数字转换器
包括:
选择单元,其被构造成根据由所述像素信号表示的颜色来选择所述
第一参考信号或所述第二参考信号,作为要在所述模拟数字转换中使用...
【专利技术属性】
技术研发人员:内田峰雄,兔泽尚平,
申请(专利权)人:佳能株式会社,
类型:发明
国别省市:日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。