本发明专利技术提供一种静电保护电路以及半导体集成电路装置。该静电保护电路包含：串联电路，其被连接在第一节点与第二节点之间，并包括在第三节点上相互连接的第一阻抗元件以及箝位元件；第一晶体管，其被连接在第一节点与第四节点之间，并随着第一阻抗元件上产生的电压的上升而导通；第二阻抗元件，其被连接在第四节点与第二节点之间；第二晶体管，其随着第二阻抗元件上产生的电压的上升而导通，并使流向第一阻抗元件的电流增加；放电电路，其在第二晶体管处于导通状态时使电流从第一节点流向第二节点。
【技术实现步骤摘要】
本专利技术涉及一种通过ESD(Electro-static Discharge:静电释放)来对半导体集成电路装置进行保护的静电保护电路。而且，本专利技术涉及一种内置了这种静电保护电路的半导体集成电路装置。
技术介绍
在半导体集成电路装置中，为了防止由静电造成的内部电路，设置了静电保护电路。一般而言，静电保护电路被连接在被供给有高电位侧的电位的第一端子和被供给有低电位侧的电位的第二端子之间。例如，当通过静电的放电而使正电荷被施加于第一端子时，由于正电荷经由静电保护电路而向第二端子释放出，因此，能够在未对内部电路施加过大的电压的情况下防止内部电路的破坏。作为相关技术，在专利文献I中，公开了一种静电放电保护电路，该静电放电保护电路的目的在于，使由静电放电产生的电荷充分放电，并且在通常工作时去除噪声。该静电放电保护电路具备:通过与直流电源连接从而成为第一电位的第一电源线以及成为与第一电位相比较低的第二电位的第二电源线；时间常数电路，其由被串联连接在第一电源线与第二电源线之间的电容器以及具有负阈值电压的第一N沟道晶体管构成；逆变器，其输入侧被连接在电容器与第一 N沟道晶体管的连接节点上，输出侧与第一 N沟道晶体管的栅极相连接；第二 N沟道晶体管，其被连接在第一电源线与第二电源线之间，栅极被间接地连接在电容器与第一 N沟道晶体管的连接节点，随着由该连接节点的电位的上升而导致的栅极的电位上升而导通。在该静电放电保护电路中，在随着ESD事件的产生的情况下，电容器与第一 N沟道晶体管的连接节点的电位急速上升，低电位的信号从逆变器被输出。该低电位的信号被输入第一 N沟道晶体管的栅极。因此，第一 N沟道晶体管的导通电阻的值较大，因此，第一 N沟道晶体管起到了与电容器一起构成CR时间常数电路的高电阻的作用。另外，该低电位的信号被间接地输入第二 N沟道晶体管的栅极中，第二 N沟道晶体管成为导通状态，并能够使由ESD事件导致的浪涌电流逃逸。如此，在专利文献I的专利技术中，以与由电容器所具有的容量值与第一 N沟道晶体管所具有的导通电阻的值(通过低电位的信号的输入，例如，数个ΜΩ的指令值)之间的乘积决定的时间常数CR的值相对应的时间内，第二 N沟道晶体管成为导通状态，其间，使由ESD事件导致的浪涌电流放电。但是，在专利文献I的图1所示的静电放电保护电路中，是否开始保护工作，并不是由被施加在时间常数电路11上的电压的大小决定的，而是由被施加在时间常数电路11上的电压的上升的急剧程度决定的。因此，当设定时间常数，以获得相对于静电的放电的充分的保护特性时，也有可能在通常工作时，当电源电压急剧上升时开始保护工作。另外，电源线间相连接的N沟道晶体管14的导通时间由时间常数电路11的时间常数决定。因此，例如，在短时间内连续发生多个ESD事件的情况下，由于在时间常数电路11的电容器Ila被充电的状态下通过再次的静电的放电而使电荷还被蓄积在半导体集成电路装置中，因此，在被蓄积的电荷未被充分放电的时间点，N沟道晶体管14成为断开状态，从而使内部电路有可能达到破坏程度。而且，虽然在时间常数电路11中使用了具有负阈值电压的N沟道晶体管11b，但是，为了形成这种特殊的晶体管，半导体集成电路装置的制造工序变得复杂，难以避免成本的上升。专利文献I日本特开2009-182119号公报(0014-0016段、图1)
技术实现思路
因此，鉴于上述问题，本专利技术的目的之一在于，通过简单的电路结构，提供一种在通常工作时不会误工作的情况下相对于静电的放电而获得充分的保护特性的静电保护电路。为了解决以上的问题，本专利技术的第一观点所涉及的静电保护电路经由第一节点而被连接在被供给有第一电位的第一端子上，并且，经由第二节点而被连接在被供给有与所述第一电位相比低电位的第二电位的第二端子上，在半导体集成电路装置中，包括在第三节点处相互连接的第一阻抗元件及箝位元件，且具备:串联电路，其本连接在第一节点与第二节点之间，第一晶体管，其随着第一阻抗元件上产生的电压的上升而导通；至少一个阻抗元件，其被连接在第四节点与第一节点及第二节点中的一个几点之间，且包括第二阻抗元件；第二晶体管，其随着第二阻抗元件上产生的电压的上升而导通，并使流向第一阻抗元件的电流增加；放电电路，其在第二晶体管处于导通状态时，使电流从第一节点流向第二节点。根据本专利技术的第一观点，在第一晶体管以及第二晶体管从断开状态转变为导通状态时，根据第一节点和第二节点之间的电压是否在工作开始电压以上来决定转变条件。另一方面，当第一晶体管以及第二晶体管一旦成为导通状态时，即使第一节点和第二节点之间的电压小于工作开始电压，第一晶体管以及第二晶体管也会持续保持导通状态。因此，即使在通常使用时通过电源输入而使电源电压急剧上升的情况下，如果第一节点与第二节点之间之间的电压小于工作开始电压，则静电保护电路也不会开始保护工作。另外，当通过静电的放电而使静电保护电路暂时保护工作时，到第一节点与第二节点之间的电压变得足够小为止，静电保护电路继续进行保护工作。如此，根据本专利技术的第一观点，通过简单的电路结构，提供一种在通常工作时不会误工作的情况下相对于静电的放电而获得充分的保护特性的静电保护电路。在此，箝位元件至少包含二极管、栅极被连接于漏极或源极的P沟道晶体管或N沟道晶体管中的至少一个。通过从这些装置中选择适当的装置，或者对多个装置进行组合，从而能够自由设定工作开始电压。在本专利技术的第二观点所涉及的静电保护电路中，在本专利技术的第一观点所涉及的静电保护电路，还具备检测电路，所述检测电路在检测出第二晶体管处于导通状态的情况时，激活输出信号，放电电路在检测电路的输出信号被激活时，使电流从第一节点流向第二节点。根据本专利技术的第二观点，也能够实现与本专利技术的第一观点同样的效果。在本专利技术的第二观点所涉及的静电保护电路中，本专利技术的第三观点所涉及的静电保护电路还具备至少一个阻抗元件，所述至少一个阻抗元件被连接在第四节点与第五节点之间，并包括第三阻抗元件，第二阻抗元件被连接在第五节点、与所述第一节点以及第二节点中的另一个节点之间，包括第三阻抗元件在内的至少一个阻抗元件以及第二阻抗元件构成分压电路，分压电路对第四节点、与所述第一节点以及第二节点中的另一个节点之间的电压进行分压。根据本专利技术的第三观点，在通过静电的放电而使静电保护电路实施保护工作期间，能够将第一节点与第二节点之间的电压保持在预定值上。本专利技术的第三观点所涉及的静电保护电路还可以采用如下方式，S卩，还具备电容器，所述电容器与所述箝位元件并联连接。由此，由于对于急剧的ESD事件，静电保护电路将迅速开始保护工作，因此，能够切实地将浪涌电流释放。另外，即使由于低频率的噪声等而使电源电压上升，静电保护电路也将切实地开始保护工作，并能够抑制电源电压的上升。另一方面，电容器由于作为噪声滤波器而发挥功能，因此，即使在通常工作时从外部接受到外部噪声等的情况下，也不会使静电保护电路过度工作而导致电源电压下降。在本专利技术的第三观点所涉及的静电保护电路中，也可以采用如下的方式，S卩，分压电路还包含第三晶体管，所述第三晶体管与第三阻抗元件并联连接，并在检测电路的输出信号被激活时导通。由此，当通过静电的放电而使静电保护电路暂时开始保护工作时，由于本文档来自技高网...
【技术保护点】
一种静电保护电路，其特征在于，经由第一节点而被连接在被供给有第一电位的第一端子上，并且，经由第二节点而被连接在被供给有与所述第一电位相比为低电位的第二电位的第二端子上，所述静电保护电路具备：第一阻抗元件，其一端与所述第一节点及所述第二节点中的一个节点相连接，另一端与第三节点相连接；箝位元件，其一端与所述第三节点相连接，另一端与所述第一节点及所述第二节点中的另一个节点相连接；第一晶体管，其被连接在所述第一节点以及第二节点中的一个节点与第四节点之间，并随着所述第一阻抗元件上产生的电压的上升而导通；至少一个阻抗元件，其被连接在所述第四节点与所述第一节点以及第二节点中的另一个节点之间，并包括第二阻抗元件；第二晶体管，其随着所述第二阻抗元件上产生的电压的上升而导通，并使流向所述第一阻抗元件的电流增加；放电电路，其在所述第二晶体管处于导通状态时，使电流从所述第一节点流向所述第二节点。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：池田益英，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。