LDMOS晶体管及其形成方法技术

一种LDMOS晶体管及其形成方法。所述LDMOS晶体管包括：半导体衬底；位于所述半导体衬底中的体区和漂移区；位于所述半导体衬底上且跨接所述体区和漂移区的栅极区；位于所述体区中的源区和基区；位于所述漂移区中的漏区；还包括：位于所述体区和漂移区下方，且与所述体区和漂移区连接的导流区，所述导流区的掺杂类型与所述漂移区的掺杂类型相反；位于所述半导体衬底中，且包围所述体区、漂移区和导流区的阻流区，所述阻流区的掺杂类型与所述导流区的掺杂类型相反。所述LDMOS晶体管能够防止漏电流进入半导体衬底中，提高LDMOS晶体管的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其是涉及一种LDMOS晶体管及其形成方法。
技术介绍
横向扩散金属氧化物半导体(LaterallyDiffused Metal Oxide Semiconductor,LDMOS)晶体管主要应用于功率集成电路，例如面向移动电话基站的射频功率放大器，也可以应用于高频(HF)、特高频(VHF)与超高频(UHF)广播传输器以及微波雷达与导航系统等。LDMOS晶体管技术为新一代基站放大器带来较高的功率峰均比、更高增益与线性度，同时为多媒体服务带来更高的数据传输率。对于用作功率集成电路的半导体器件，其导通电阻(Rdson)和击穿电压(Breakdown Voltage,BV)是衡量其器件性能的两个重要指标。对于LDMOS晶体管来说,通常希望其具有较大的击穿电压和较小的导通内阻。请参考图1，现有LDMOS晶体管包括:半导体衬底100 ;半导体衬底100中的体区110，体区110中的基区112和源区111，其中基区112用于调整和控制体区110的电位；为了增大LDMOS晶体管的击穿电压，通常半导体衬底100中设置有漂移区120，漂移区120的掺杂类型与体区110相反，并将漏区121设置在漂移区120中；此外，LDMOS晶体管还包括栅介质层131和栅极132，它们位于源区111和漂移区120之间的半导体衬底100上。当上述现有LDMOS晶体管为LDNMOS晶体管时，半导体衬底100为P型掺杂，漂移区120为N型掺杂，此时两者之间形成一个PN结，当漏区121接收负电压时，所述PN结将被打开，电流流入半导体衬底100，影响器件的正常工作。当上述现有LDMOS晶体管为LDPMOS晶体管时，半导体衬底100为N型掺杂，漂移区120为P型掺杂，两者之间仍然形成一个PN结(方向与LDNMOS晶体管中的PN结相反)，此时，当漏区121接收正电压时，所述PN结将被打开，电流流入半导体衬底100，影响器件的正常工作。可见，现有LDMOS晶体管的性能亟待改进。
技术实现思路
本专利技术解决的问题是提供一种LDMOS晶体管及其形成方法，以防止LDMOS晶体管中，漂移区与半导体衬底之间发生漏电流现象，提高LDMOS晶体管的性能。为解决上述问题，本专利技术提供一种LDMOS晶体管，包括:半导体衬底；位于所述半导体衬底中的体区和漂移区；位于所述半导体衬底上且跨接所述体区和漂移区的栅极区；位于所述体区中的源区和基区；位于所述漂移区中的漏区；其特征在于，还包括:位于所述体区和漂移区下方，且与所述体区和漂移区连接的导流区，所述导流区的掺杂类型与所述漂移区的掺杂类型相反；位于所述半导体衬底中，且包围所述体区、漂移区和导流区的阻流区，所述阻流区的掺杂类型与所述导流区的掺杂类型相反。可选的，所述阻流区包括位于所述导流区下方的第一阻流分区和位于所述体区侧面的第二阻流分区，所述第一阻流分区和第二阻流分区相连接。可选的，所述第二阻流分区具有欧姆接触区。可选的，当所述导流区的掺杂类型为N型时，所述导流区的掺杂离子包括磷离子或者砷离子，所述导流区的掺杂离子浓度为lE12Cm_2?2E14Cm_2，所述导流区的厚度范围为0.1 μ m?3 μ m ;当所述导流区的掺杂类型为P型时，所述导流区的掺杂离子包括硼离子或者氟化硼离子，所述导流区的掺杂离子浓度为lE12Cm_2?2E14Cm_2，所述导流区的厚度范围为 0.1ym?3ymo可选的，当所述第一阻流分区的掺杂类型为N型时，所述第一阻流分区的掺杂离子包括磷离子或者砷离子，所述第一阻流分区的掺杂离子浓度为lE12Cm_2?2E14Cm_2，所述第一阻流分区的厚度范围为0.2 μ m?4 μ m ;当所述第一阻流分区的掺杂类型为P型时，所述第一阻流分区的掺杂离子包括硼离子，氟化硼离子，所述第一阻流分区的掺杂离子浓度为lE12cnT2?2E14cnT2，所述第一阻流分区的厚度范围为0.2μπι?4μπι。可选的，当所述第二阻流分区的掺杂类型为N型时，所述第二阻流分区的掺杂离子包括磷离子或者砷离子，所述第二阻流分区的掺杂离子浓度为lE12Cm_2?2E14Cm_2，所述第二阻流分区的厚度范围为0.8 μ m?4 μ m ;当所述第二阻流分区的掺杂类型为P型时，所述第二阻流分区的掺杂离子包括硼离子或者氟化硼离子，所述第二阻流分区的掺杂离子浓度为lE12cnT2?2E14cnT2，所述第二阻流分区的厚度范围为0.8μπι?4μπι。可选的，所述漂移区中还具有第一隔离结构，所述第一隔离结构位于所述栅极区与所述漏区之间。可选的，所述体区中还具有第二隔离结构，所述第二隔离结构位于所述基区和所述源区之间。可选的，所述半导体衬底中还具有第三隔离结构，所述第三隔离结构位于所述体区与所述第二阻流分区之间。为解决上述问题，本专利技术还提供了一种LDMOS晶体管的形成方法，包括:提供半导体衬底；在所述半导体衬底中形成第一阻流分区；在所述第一阻流分区上方的半导体衬底中形成导流区，所述导流区的掺杂类型与所述阻流区的掺杂类型相反；在所述导流区上方的半导体衬底中形成体区和漂移区，所述漂移区的掺杂类型与所述导流区的掺杂类型相反；在所述半导体衬底中形成第二阻流分区，所述第二阻流分区连接所述第一阻流分区，并与所述第一阻流分区构成包围所述体区、漂移区和导流区的阻流区；在所述半导体衬底上形成跨接所述体区和漂移区的栅极区；以所述栅极区为掩模，在所述体区中形成源区和基区，在所述漂移区中形成漏区。可选的，当进行N型掺杂形成所述导流区时，采用的掺杂离子包括磷离子或者砷离子，采用的掺杂离子浓度为lE12cm_2?2E14cm_2，采用的能量范围为70KeV?6000KeV ；当进行P型掺杂形成所述导流区时，采用的掺杂离子包括硼离子或者氟化硼离子，采用的掺杂离子浓度为lE12cm_2?lE14cm_2，采用的能量范围为20KeV?6000KeV。可选的，当进行N型掺杂形成所述第一阻流分区时，采用的掺杂离子包括磷离子或者砷离子，采用的掺杂离子浓度为lE12cm_2?lE14cm_2，采用的能量范围为10KeV?1000KeV ；当进行P型掺杂形成所述第一阻流分区时，采用的掺杂离子包括硼离子或者氟化硼离子，采用的掺杂离子浓度为lE12cm_2?lE14cm_2，采用的能量范围为50KeV?1000KeVo可选的，当进行N型掺杂形成所述第二阻流分区时，采用的掺杂离子包括磷离子或者砷离子，采用的掺杂离子浓度为lE12cm_2?lE14cm_2，采用的能量范围为5KeV?1000KeV;当进行P型掺杂形成所述第二阻流分区时，采用的掺杂离子包括硼离子或者氟化硼离子，采用的掺杂离子浓度为lE12cm_2?lE14cm_2，采用的能量范围为1KeV?1000KeVo与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的技术方案中，在体区和漂移区下方设置导流区，并且再设置阻流区包围体区、漂移区和导流区。其中导流区与所述体区和漂移区连接，并且所述导流区的掺杂类型与所述漂移区的掺杂类型相反，因此导流区与漂移区之间构成一个PN结，此PN结能够在漏极区加反向电压当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种LDMOS晶体管，包括：半导体衬底；位于所述半导体衬底中的体区和漂移区；位于所述半导体衬底上且跨接所述体区和漂移区的栅极区；位于所述体区中的源区和基区；位于所述漂移区中的漏区；其特征在于，还包括：位于所述体区和漂移区下方，且与所述体区和漂移区连接的导流区，所述导流区的掺杂类型与所述漂移区的掺杂类型相反；位于所述半导体衬底中，且包围所述体区、漂移区和导流区的阻流区，所述阻流区的掺杂类型与所述导流区的掺杂类型相反。

【技术特征摘要】

【专利技术属性】
技术研发人员：马千成，程勇，冯喆韻，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31