基于混合信号处理器的数字单音频解码器制造技术

本发明专利技术涉及一种基于混合信号处理器的数字单音频解码器。本解码器具有独立的电源芯片；解码器采用具有混合信号处理能力的片上系统ＳＯＣ信号处理芯片；设该信号处理芯片的第１１号管脚通过一个旁路电容接地，其信号输入端口串接一个滤波电容，其输出有上拉电阻和寄生电容。本发明专利技术能可靠的对通信系统中的单音频信号解码。具有成本低，体积小，修改参数方便，可在环境恶劣的情况下使用等特点。

【技术实现步骤摘要】

本专利技术涉及通信领域，主要是用于有线、无线通信中的一种基于混合信号处理器 的数字单音频解码器。
技术介绍
基于混合信号处理器的数字单音频解码器是指将输入信号中某个特定频率的单 音频信号检测出来并输出的器件。在有线无线通信系统中，经常使用单音频信号作为 信令及控制信号，所以用本专利技术做成的单音频解码器在通信系统中的应用是非常广泛 的。铁路无线列调电台就需要单音解码器。以前所常用的单音解码器主要是由专用集 成电路(ASIC)所组成，例如由专用芯片FX105、或MX105等构成的解码模块，但这 些解码模块目前存在一些问题有些芯片已经停产，无直接的替代产品；针对相应的 频率解码，需要较多的外围电路，占用的面积较大，不利于现在嵌入式系统的小型化； 当单音频信号的频率变化时，其外围电路也需要作相应的改变，开发时不方便；另外， 现在嵌入式系统的应用环境更加严酷，这些ASIC器件在使用期间发现其高温特性常 常得不到保证，限制了它们的使用范围。
技术实现思路
本专利技术为解决以上提到的各种缺陷，提供一种基于信号处理器的数字单音频解码 器。它能够在一般工业条件下，用数字信号处理方法实现单音频的解码，各技术指标 能满足工业应用要求，体积小，在不同场合应用调整方便，而且成本极低。本达到上述目的，本专利技术采用下述技术方案一种基于混合信号处理器的数字单音频解码器，其特征在于解码器具有独立的 电源芯片；解码器采用具有混合信号处理能力的片上系统SOC信号处理芯片；该信号 处理芯片的第11号管脚通过一个旁路电容接地；其信号输入端口串接一个滤波电容; 其输出有上拉电阻和寄生电容。上述电源芯片釆用SP6659电源芯片。上述信号处理芯片的外围电路为(1)信号处理芯片采用C8051F410，它是一个能处理混合信号的SOC芯片，该芯 片内集成了振荡器，ADC，内部参考电压产生器等模拟器件；(2) 信号处理芯片的电源引脚分别为1、 3、 7、 8号管脚，将它们短接起来后接 到保护电容上；(3) 信号处理芯片是利用C2 口调试的，总共需要3个引脚，它们分别为信号处 理芯片的2号，6号和32号引脚；因为2号引脚同时为系统的复位引脚，故 通过R4上拉到高电平，防止意外复位；(4) 信号处理芯片有很多个AD输入口，为第19至32号引脚，可任意选择一个， 本专利技术选择28号引脚；为了提高进行AD转换的精度，需要在AD转换引脚 外接一个滤波电容；(5) 为了保证该电容的作用，应该使其电容值大于O. luF;(6) 信号处理芯片上电后，通过一定的软件设置，启动其内部集成的模数转换器(ADC);(7) 芯片的7号管脚通过一个电容接地，18号管脚接地；(8) 芯片的其他引脚直接的悬空；本数字音频解码器使用时，设置ADC的采样率，参考电平等参数，然后开始 进行模数转换操作；有时需要对解码的参数进行控制，可以用信号处理芯片的 19 32号管脚中的任一个，这些引脚均可用为数字输入管脚；选择26号引脚作 为解码的控制输入引脚；输入信号经模数转换变成数字信号后，经过运算处理， 得到解码结果，通过在芯片的17号管脚输出，即为本解码器的输出。 上述信号处理芯片的接口为(1) 程序调试接口 2号管脚、32号管脚和接地3个引脚直接和计算机连接而组 成；信号处理器在第一次使用前，通过该接口来下载和调试要写到处理器中 的程序；如有需要，也可以通过这两个接口来调整所需要的解码参数；(2) 输入接口由输入滤波电容和信号处理芯片的30号管脚组成；(3) 外部控制接口为信号处理芯片的26号管脚，根据外部输入的控制信号来调 整要解码的信号的频率，这些控制信号在此接口上输入；(4) 输出接口为了提高该输出的带载能力，将输出通过一个接到5V电压的上 拉电阻和一个寄生电容后再输出，其作用原理是5V电源通过上拉电阻给寄 生电容充电，从而将此电压的输出提高到所需要的电压值。上述信号处理芯片的11号管脚通过一个旁路电容接地。本专利技术有益的效果是本专利技术采用比较少模拟器件，其硬件组成电路简单，能最大限度的减少由于模拟器件的非线性因素带来的不良影响；并且体积小；同时各技术 指标能满足工业应用要求；在不同场合应用时调整方便；而且成本极低。 附图说明图l是本专利技术的电路原理图。具体实施方式下面结合附图和实施例对本专利技术作进一步介绍参见图1，本基于混合信号处理器的数字单音频解码器具有独立的电源芯片1; 解码器采用具有混合信号处理能力的片上系统S0C信号处理芯片11;该信号处理芯 片11的第11号管脚通过一个旁路电容接地7;其信号输入端口串接一个滤波电容12; 其输出有上拉电阻3和寄生电容4。详细结构和工作原理如下1、 电源的设计1) 、整个系统需供5.0V的直流电压；2) 、当外部电源给系统供电后，电源芯片将该电压转换成2.5V的稳定的直流电 压，供给信号处理芯片；3) 、电源芯片1采用的是SP6659直流电平转换芯片，它能够承受2.5V 5.5V的 电压输入Vi;4) 、其输出电压Vo是通过调节R6/R7 13的值来确定的Vo=0. 6 (l+R6/R7)。2、 信号处理芯片的设置本专利技术按照设计指标的要求，对信号处理芯片11的对应管脚进行了相应的设置，使其能最大限度地发挥相应的作用，其具体方法为1) 、信号处理芯片11的电源电压为2. 5V;2) 、设置R6/R7的比值为3.2;3) 、选择R7-1K欧姆；4) 、为了使输入信号处理器的电压稳定，在电源的输出端接两个去藕电容10，14;5) 、电源芯片最后通过具有去藕作用的保护电容2给信号处理芯片11供电；6) 、保护电容2在实际制板设计过程中要尽量的离信号处理芯片11近；7) 、信号处理芯片ll的四个电源引脚串接到一起。3、 信号处理器及其外围电路设计 输入信号经过滤波后，进入到信号处理器中，经过信号处理器的处理，再将结果 输出，其外围电路的具体设计方法为1) 、信号处理芯片11采用C8051F410，它是一个能处理混合信号的SOC芯片， 芯片内集成了振荡器，ADC，内部参考电压产生器等模拟器件；2) 、芯片ll的电源引脚分别为l、 3、 7、 8号管脚，为设计的方便，将它们短接 起来后接到保护电容2上；3) 、芯片11是利用C2口调试的，总共需要3个引脚，它们分别为芯片11的2 号，6号和32号引脚；因为2号引脚同时为系统的复位引脚，故通过R4上拉到高电 平，防止意外复位；4) 、芯片有很多个AD输入口，可为第19至32号引脚，可以任意的选择一个， 本专利技术选择28号引脚；为了提高进行AD转换的精度，需要在AD转换引脚外接一个 滤波电容12;5) 、为了保证该电容12的作用，应该使其电容值大于O. luF;6) 、信号处理芯片上电后，通过一定的软件设置，启动其内部集成的模数转换器 (ADC);7) 、设置ADC的采样率，参考电平等参数，然后开始进行模数转换操作；8) 、有时需要对解码的参数进行控制，可以用芯片11的19 32号管脚中的任一 个，这些引脚均可用为数字输入管脚；本专利技术选择26号引脚作为解码的控制输入引 脚；9) 、输入信号经模数转换变成数字信号后，经过运算处理，得到解码结果，通过 在芯片(11)的17号管脚输出，即为本解码器的输出；10) 、芯片11的7号管本文档来自技高网...

【技术保护点】
一种基于混合信号处理器的数字单音频解码器，其特征在于：解码器具有独立的电源芯片（１）；解码器采用具有混合信号处理能力的片上系统ＳＯＣ信号处理芯片（１１）；该信号处理芯片（１１）的第１１号管脚通过一个旁路电容接地（７）；其信号输入端口串接一个滤波电容（１２）；其输出有上拉电阻（３）和寄生电容（４）。

【技术特征摘要】

【专利技术属性】
技术研发人员：余小清，张开翼，万旺根，
申请(专利权)人：上海大学，
类型：发明
国别省市：31[中国|上海]