一种数据路径装置及其控制方法制造方法及图纸

本发明专利技术公开了一种数据路径装置及其控制方法，该装置包括：至少一个复制逻辑和至少一个信号生成模块，所述信号生成模块的第一输入端与所述复制逻辑的输出端连接，其第二输入端接入功能部件的原使能信号；所述复制逻辑计算所述功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，所述信号生成模块根据所述ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。本发明专利技术相对于传统的数据路径结构增加了对输入信号寄存器的控制，减少不必要的信号翻转，从而降低功耗。

【技术实现步骤摘要】
一种数据路径装置及其控制方法
本专利技术涉及集成电路设计领域，特别涉及一种数据路径装置及其控制方法。
技术介绍
随着集成电路设计复杂性的不断提高，整个系统都可以在一块芯片上实现，但是这种性能的提高是以功耗急剧增加为代价，特别是对于广泛应用的手持设备。由于电池容量的大幅度提升在短期内不易实现，这就要求集成电路设计过程中不仅要考虑性能，而且要考虑功耗。数据路径（DataPath）是处理器内核传递信号的关键组成部分，在程序运行过程中，信号翻转非常频繁，这使得数据路径成为处理器功耗的主要来源之一。图1为数据路径的一般结构。如图1所示，数据路径主要由寄存器（Register）、多路选择器（Multiplexer）、加法器（Adder）等电路组成。输入信号（如Bus_A和Bus_B）通过多路选择器（如MUX1和MUX2）参与计算部件（如ADDER）的计算，并将计算结果赋给最终输出信号（如Bus_Out）。从图1可以看出，当多路选择器（MUX2）的使能信号(Sel2_En=1)时，多路选择器（MUX2）选择路径1，而信号（如Bus_A、Bus_B和Bus_C）的信号翻转和功能部件（如MUX1和ADDER）的计算结果并不能传递给最终输出信号（如Bus_Out），这就造成了大量的功耗损失。可观无关性（ObservabilityDon’tCare，简称ODC）对数据路径的信号不可观条件进行分析。一个两输入逻辑与门如图2所示，它的布尔函数表达式为(z=x&y)，符号“&”表示逻辑与运算。当输入变量y为低电平，则无论输入变量x为何值，输出变量z都为低电平，即输入变量x在输出变量z处不可观。另一方面，当输出变量z自身在最终输出信号处（如PrimaryOutput）不可观，则输入变量x在最终输出信号处也不可观。对于一个两输入逻辑与门，输入变量x的ODC计算如公式1所示：符号“+”表示逻辑或运算，符号“—”表示逻辑非运算。对于不同的功能部件，更一般的ODC计算如公式2所示：ODC(x)＝ODCM(x)+ODC(z)(2)功能部件的可观无关性ODCM(x)为高电平时，表示输入变量x在功能部件的输出变量处不可观。通常定义最终输出信号（如PrimaryOutput）的ODC为低电平，即最终输出信号始终可观。在期刊IEEESOCDesignConferenceISOCC2012中Yun-longZhang等人发表的《AutomaticRegisterTransferLevelCADToolDesignforAdvancedClockGatingandLowPowerSchemes》中提出了使用门控时钟减少数据路径中不必要的信号翻转。它的结构如图3所示，只有当时钟（如clk）为低电平时，激活函数（如Fa和Fb）才能传递到与门的输入端，当时钟由低电平变为高电平并且激活函数为高电平时，时钟信号使能，否则时钟信号禁止。这种方法可以减少一部分不必要的信号翻转，进而降低功耗。在期刊IEEEASICON2007中JunChao等人发表的《Low-powerimplementationsofDSPthroughoperandisolationandclockgating》文章中提出了使用操作数隔离减少数据路径中不必要的信号翻转。该结构的主要特点是在输入信号和计算部件之间插入隔离逻辑（blockinglogic）。它的工作原理是：若计算部件的运算结果可以传递到最终输出信号，则隔离逻辑打开，否则隔离逻辑阻止输入信号进入计算部件。它的结构如图4所示，这种方法对于特定的数据路径可以达到较好的降低功耗的效果。上述为了降低处理器中数据路径的功耗，所采用的门控时钟和操作数隔离方法存在以下缺点：（1）门控时钟不能非常有效地降低不必要的信号翻转。如图3（a）所示，输出信号Bus_C根据选通信号Sel1_En的值选择Bus_A或者Bus_B输出。但是由于共用一个门控时钟，因此无论选择哪个信号输出，寄存器组REG1和REG2的时钟信号都不能禁止，无法减少不必要的信号翻转。（2）采用不同的门控时钟可以解决上述问题，即根据选通信号Sel1_En的值，分别禁止寄存器组REG1或者REG2的时钟信号，如图3（b）所示。但是即使输入信号Bus_A和Bus_B保持不变，由于选通信号Sel1_En的变化，无法减少信号Bus_C的不必要翻转。同时，采用不同的门控时钟可能使得时钟信号clk到达寄存器组REG1和REG2的时间不同，造成时钟偏差（ClockSkew），增加设计的复杂度。（3）操作数隔离需要增加隔离逻辑，当数据路径中的信号位宽较大时（如图4，位宽为32比特），需要对每一比特插入一个隔离逻辑。由于隔离逻辑增加功耗和面积，使得操作数隔离的功耗和面积代价很大。
技术实现思路
本专利技术的目的在于，提出一种低功耗数据路径结构，该结构相对于传统的数据路径结构增加了对输入信号寄存器的控制。当数据路径工作时，采用ODC条件检测信号的不必要翻转，禁止其输入寄存器的使能信号。这样就能减少不必要的信号翻转，从而降低功耗。为实现上述目的，一方面，本专利技术提供了一种数据路径装置，该装置包括：至少一个复制逻辑和至少一个信号生成模块，所述信号生成模块的第一输入端与所述复制逻辑的输出端连接，其第二输入端接入功能部件的原使能信号；所述复制逻辑计算所述功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，所述信号生成模块根据所述ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。另一方面，本专利技术提供了一种数据路径控制方法，该方法包括：计算功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，根据所述ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。本专利技术相对于传统的数据路径结构增加了对输入信号寄存器的控制。在数据路径工作时，采用可观无关性条件检测信号的不必要翻转，禁止其输入寄存器的使能信号，减少不必要的信号翻转，从而降低功耗。附图说明图1为现有技术的数据路径结构示意图；图2为逻辑变量的ODC计算结构示意图；图3为门控时钟结构示意图；图4为操作数隔离结构示意图；图5(a)为本专利技术实施例提供的一种数据路径装置结构示意图；图5(b)为本专利技术实施例提供的另一种数据路径装置结构示意图；图6为驱动类部件结构示意图；图7为ODC计算示例图；图8为减少驱动部件输出信号不必要翻转的电路结构示意图。具体实施方式下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。图5(a)为本专利技术实施例提供的一种数据路径装置结构示意图。如图5(a)所示，该装置包括复制逻辑10、复制逻辑20、复制逻辑30、信号生成模块60、信号生成模块61、信号生成模块70、信号生成模块80、第一寄存器组（REG1）、第二寄存器组（REG2）、第三寄存器（REG3）、第四寄存器（REG4）、第一多路选择器（MUX1）、第二多路选择器（MUX2）、加法器（ADDER）、控制逻辑40和控制逻辑50。信号生成模块60的第一输入端与复制逻辑10的输出端连接，其第二输入端接入第三寄存器原使本文档来自技高网...

【技术保护点】
一种数据路径装置，其特征在于，包括：至少一个复制逻辑和至少一个信号生成模块，所述信号生成模块的第一输入端与所述复制逻辑的输出端连接，其第二输入端接入功能部件的原使能信号；所述复制逻辑计算所述功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，所述信号生成模块根据所述ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。

【技术特征摘要】
1.一种数据路径装置，其特征在于，包括：至少一个复制逻辑和至少一个信号生成模块，所述信号生成模块的第一输入端与所述复制逻辑的输出端连接，其第二输入端接入功能部件的原使能信号；所述复制逻辑提前一个时钟周期计算所述功能部件输出信号的可观无关性ODC值，当所述ODC值为第一电平时，所述信号生成模块根据所述ODC值和所述功能部件的原使能信号生成所述功能部件新的使能信号，所述功能部件新的使能信号用于禁止所述功能部件输出信号的更新。2.根据权利要求1所述的装置，其特征在于，当所述ODC值为第二电平时，所述信号生成模块输出所述功能部件的原使能信号，所述功能部件受控于其原使能信号。3.根据权利要求2所述的装置，其特征在于，所述第一电平为高电平，所述第二电平为低电平。4.根据权利要求1所述的装置，其特征在于，所述复制逻辑主要用于：提前一个时钟周期计算所述的功能部件输出信号的ODC值。5.根据权利要求1所述的装置，其特征在于，所述复制逻辑...

【专利技术属性】
技术研发人员：王雷欧，应欢，王东辉，
申请(专利权)人：中国科学院声学研究所，
类型：发明
国别省市：北京;11