半导体器件的接触件结构制造技术

上述实施例提供了形成具有低电阻的接触件结构的机制。具有多个子层的应变材料堆叠件用于降低接触件结构下面的导电层的肖特基势垒高度(SBH)。应变材料堆叠件包括SiGe主层、梯度SiGe层、GeB层、Ge层和SiGe顶层。GeB层将肖特基势垒移至GeB和金属锗化物之间的界面，这大大降低了肖特基势垒高度(SBH)。较低的SBH、SiGe顶层中的Ge形成金属锗化物以及GeB层中的高B浓度有助于减小接触件结构下面的导电层的电阻。

【技术实现步骤摘要】
半导体器件的接触件结构相关申请的交叉引用本申请与2012年11月08日提交的标题为“半导体器件的接触件结构”的共同代决和共同受让的专利申请第13/672,258号(代理案号TSM12-0787)相关，其全部内容结合于此作为参考。
本专利技术涉及集成电路器件，更具体地，涉及半导体器件的接触件结构。
技术介绍
随着半导体工业已进入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本，在诸如鳍式场效应晶体管(FinFET)的半导体器件的三维设计的发展中已经产生了来自制造和设计问题的挑战。典型的FinFET制造为具有通过例如蚀刻掉衬底的硅层的一部分形成的从衬底延伸的薄垂直“鳍”(或鳍结构)。在该垂直鳍中形成FinFET的沟道。栅极提供在鳍的三侧上方(例如，包裹鳍)。在沟道的两侧均具有栅极允许栅极从两侧对沟道进行控制。FinFET的进一步优势包括减小短沟道效应和更高的电流。然而，在互补金属氧化物半导体(CMOS)制造中实现这些特征和工艺还存在挑战。例如，应变材料上的硅化物形成引起FinFET的源极/漏极区的高接触电阻，从而使器件性能退化。
技术实现思路
为了解决现有技术中存在的问题，本专利技术提供了一种半导体器件结构，包括：栅极结构，形成在半导体衬底的表面上方；凹槽，邻近所述栅极结构，其中，所述凹槽形成在所述半导体衬底的表面下方；应变材料堆叠件，填充所述凹槽，其中，所述应变材料堆叠件中的材料的晶格常数与所述衬底的晶格常数不同，其中，所述应变材料堆叠件包括硼掺杂的(B掺杂的)锗(GeB)层、金属-Ge层和金属-SiGe层；以及接触件结构，形成在层间介电(ILD)层中，其中，所述接触件结构的底部与所述金属-SiGe层接触。在上述半导体器件结构中，其中，所述应变材料堆叠件还包括位于所述GeB层和所述金属-Ge层之间的锗(Ge)层。在上述半导体器件结构中，其中，所述GeB层的硼浓度在从约1E20原子/cm3至约4E20原子/cm3的范围内。在上述半导体器件结构中，其中，所述应变材料堆叠件还包括SiGe层，其中，所述SiGe层填充所述凹槽的主要部分，其中，所述SiGe层填充所述凹槽的底部。在上述半导体器件结构中，其中，所述应变材料堆叠件还包括SiGe层，其中，所述SiGe层填充所述凹槽的主要部分，其中，所述SiGe层填充所述凹槽的底部，其中，所述应变材料堆叠件还包括位于所述SiGe层上方的梯度SiGe层。在上述半导体器件结构中，其中，所述应变材料堆叠件还包括SiGe层，其中，所述SiGe层填充所述凹槽的主要部分，其中，所述SiGe层填充所述凹槽的底部，其中，所述应变材料堆叠件还包括位于所述SiGe层上方的梯度SiGe层，其中，所述梯度SiGe层的Ge浓度从所述梯度SiGe层的底部至顶部在从约30％至约80％的范围内增大。在上述半导体器件结构中，其中，所述金属-Ge层和所述金属-SiGe层中的金属元素相同。在上述半导体器件结构中，其中，所述金属-Ge层和所述金属-SiGe层中的金属元素选自由Ti、Al、Mo、Zr、Hf、Ta、In、Ni、Be、Mg、Ca、Y、Ba、Sr、Sc或Ga组成的组。在上述半导体器件结构中，其中，所述应变材料堆叠件向上延伸至所述半导体衬底的表面之上。在上述半导体器件结构中，其中，所述凹槽的深度介于约和约的范围内。在上述半导体器件结构中，其中，所述栅极结构是替代栅极。在上述半导体器件结构中，其中，所述栅极结构形成在所述半导体衬底的鳍上方。在上述半导体器件结构中，其中，所述应变材料堆叠件的各个层外延地生长以填充所述凹槽。根据本专利技术的另一方面，提供了一种半导体器件结构，包括：栅极结构，形成在半导体衬底的表面上方；凹槽，邻近所述栅极结构，其中，所述凹槽形成在所述半导体衬底的表面下方；应变材料堆叠件，填充所述凹槽，其中，所述应变材料堆叠件包括SiGe层、梯度SiGe层、硼掺杂的(B掺杂的)锗(GeB)层、金属-Ge层和金属-SiGe层；以及接触件结构，形成在层间介电(ILD)层中，其中，所述接触件结构的底部与所述金属-SiGe层接触。根据本专利技术的又一方面，提供了一种形成半导体器件结构的方法，包括：在半导体衬底的表面上方形成栅极结构；形成邻近所述栅极结构的凹槽，其中，所述凹槽形成在所述半导体衬底的表面下方；以及形成填充所述凹槽的应变材料堆叠件，其中，所述应变材料堆叠件包括第一SiGe层、梯度SiGe层、硼掺杂的(B掺杂的)锗(GeB)层、Ge层和第二SiGe层。在上述方法中，其中，所述方法还包括：在层间介电(ILD)层中形成接触件结构；在所述接触件结构上方依次沉积金属层和保护层；以及实施热退火以将所述金属层中的金属驱入所述第二SiGe层和所述Ge层中。在上述方法中，其中，所述方法还包括：在层间介电(ILD)层中形成接触件结构；在所述接触件结构上方依次沉积金属层和保护层；以及实施热退火以将所述金属层中的金属驱入所述第二SiGe层和所述Ge层中，其中，所述方法还包括：实施湿蚀刻以去除所述保护层和所述金属层的未反应金属。在上述方法中，其中，所述方法还包括：在层间介电(ILD)层中形成接触件结构；在所述接触件结构上方依次沉积金属层和保护层；以及实施热退火以将所述金属层中的金属驱入所述第二SiGe层和所述Ge层中，其中，在所述热退火之后，所述第二SiGe层变成金属-SiGe层，并且所述Ge层的至少一部分变成金属-Ge层。在上述方法中，其中，所述方法还包括：在层间介电(ILD)层中形成接触件结构；在所述接触件结构上方依次沉积金属层和保护层；以及实施热退火以将所述金属层中的金属驱入所述第二SiGe层和所述Ge层中，其中，在所述热退火之后，所述第二SiGe层变成金属-SiGe层，并且所述Ge层的至少一部分变成金属-Ge层，其中，所述Ge层的另一部分保持未反应。在上述方法中，其中，所述方法还包括：在层间介电(ILD)层中形成接触件结构；在所述接触件结构上方依次沉积金属层和保护层；以及实施热退火以将所述金属层中的金属驱入所述第二SiGe层和所述Ge层中，其中，所述金属层包括Ti、Al、Mo、Zr、Hf、Ta、In、Ni、Be、Mg、Ca、Y、Ba、Sr、Sc或Ga。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1是根据本专利技术的各个方面的示出制造半导体器件的接触件结构的方法的流程图。图2A至图2H是根据本专利技术的各个方面的处于各个制造阶段的包括接触件结构的半导体器件的示意性截面图。图3示出了根据一些实施例的填充接近栅极结构的凹槽的应变材料堆叠件中的各种应变材料。图4A至图4C是根据本专利技术的各个方面的处于各个制造阶段的接触件结构的部分的放大的截面图。具体实施方式应该理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：栅极结构，形成在半导体衬底的表面上方；凹槽，邻近所述栅极结构，其中，所述凹槽形成在所述半导体衬底的表面下方；应变材料堆叠件，填充所述凹槽，其中，所述应变材料堆叠件中的材料的晶格常数与所述衬底的晶格常数不同，其中，所述应变材料堆叠件包括硼掺杂的(B掺杂的)锗(GeB)层、金属‑Ge层和金属‑SiGe层；以及接触件结构，形成在层间介电(ILD)层中，其中，所述接触件结构的底部与所述金属‑SiGe层接触。

【技术特征摘要】
2013.11.29 US 14/093,2681.一种半导体器件结构，包括：栅极结构，形成在半导体衬底的表面上方；凹槽，邻近所述栅极结构，其中，所述凹槽形成在所述半导体衬底的表面下方；应变材料堆叠件，填充所述凹槽，其中，所述应变材料堆叠件中的材料的晶格常数与所述衬底的晶格常数不同，其中，所述应变材料堆叠件包括硼掺杂的(B掺杂的)锗(GeB)层、金属-Ge层和金属-SiGe层；以及接触件结构，形成在层间介电(ILD)层中，其中，所述接触件结构的底部与所述金属-SiGe层接触。2.根据权利要求1所述的半导体器件结构，其中，所述应变材料堆叠件还包括位于所述硼掺杂的锗层和所述金属-Ge层之间的锗(Ge)层。3.根据权利要求1所述的半导体器件结构，其中，所述硼掺杂的锗层的硼浓度在从1E20原子/cm3至4E20原子/cm3的范围内。4.根据权利要求1所述的半导体器件结构，其中，所述应变材料堆叠件还包括SiGe层，其中，所述SiGe层填充所述凹槽的大部分，其中，所述SiGe层填充所述凹槽的底部。5.根据权利要求4所述的半导体器件结构，其中，所述应变材料堆叠件还包括位于所述SiGe层上方的梯度SiGe层。6.根据权利要求5所述的半导体器件结构，其中，所述梯度SiGe层的Ge浓度从所述梯度SiGe层的底部至顶部在从30％至80％的范围内增大。7.根据权利要求1所述的半导体器件结构，其中，所述金属-Ge层和所述金属-SiGe层中的金属元素相同。8.根据权利要求1所述的半导体器件结构，其中，所述金属-Ge层和所述金属-SiGe层中的金属元素选自由Ti、Al、Mo、Zr、Hf、Ta、In、Ni、Be、Mg、Ca、Y、Ba、Sr、Sc或Ga组成的组。9.根据权利要求1所述的半导体器件结构，其中，所述应变材料堆叠件向上延伸至所述半导体衬底的表面之上。10.根据权利要求1所述的半导体器件结构，其中...

【专利技术属性】
技术研发人员：蔡俊雄，林衍廷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71