关于存取存储器单元的分布式子块的设备及方法技术

本发明专利技术描述关于存取存储器单元的分布式子块的设备及方法。在这一方法中，存储器阵列中的存储器单元的分布式子块被启用来同时进行存取。本发明专利技术描述额外实施例。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】优先权申请本申请案主张2012年8月21日申请的第13/590，926号美国申请案的优先权权益，所述申请案的全部内容以引用的方式并入本文中。
技术介绍
形成于集成电路(IC)中的半导体存储器装置用于例如个人数字助理(PDA)、膝上型计算机、移动电话及数码相机等许多电子装置中。【附图说明】在随附图式的各图中通过实例且非限制地说明一些实施例，其中:图1是根据本专利技术的各种实施例的呈存储器装置的形式的设备的框图；图2是根据本专利技术的各种实施例的呈解码器电路的形式的设备的示意电路视图；图3是根据本专利技术的各种实施例的呈存储器装置的形式的设备的框图；图4是根据本专利技术的各种实施例的图3的存储器装置的框图；图5是根据本专利技术的各种实施例的半导体构造的横截面视图；图6是根据本专利技术的各种实施例的一种方法的流程图；及图7是根据本专利技术的各种实施例的呈存储器装置的形式的设备的框图。【具体实施方式】出于本文件的目的，存储器单元(单元)包含(例如)相变存储器单元、动态随机存取存储器(DRAM)存储器单元或电荷存储存储器单元(例如具有电荷捕获或浮动栅极的晶体管)，但是实施例并不是特定仅限于这些单元。每一单元可包括能够存储多个分离且不同状态中的一者的多状态装置，每一状态表示不同数据。“设备”可指代许多结构中的任一者，例如电路、装置或系统。在对单元的操作(例如编程操作、读取操作或擦除操作)期间，电流可在所述单元中流动。如果同时存取多个单元且所述单元是在存储器阵列的一个区域中彼此接近，那么大量电流可流动通过相同区域。当存取所述区域中的单元时，所述区域外部的单元可能无法汲取电流，且电流的不平衡可导致存储器阵列中的噪声。本专利技术人已发现可通过同时存取跨存储器阵列分布的单元的多个子块来解决上文提及的挑战以及其它挑战。在操作期间流动通过子块中的单元的电流接着跨所述存储器阵列分布。图1是根据本专利技术的各种实施例的呈存储器装置100的形式的设备的框图。实质上矩形二维单元阵列102及感测/缓存电路104形成在半导体衬底106上。阵列102中的单元分成子块 110、114、116、118、120、124、126、128、130、134、136、138、140、144、146 及148。子块110到148中的每一者包含可通过一或多个存取线(例如，字线，未展示)存取且在耦合到感测/缓存电路104的一或多个数据线(未展示)上提供数据的两个或两个以上单元。例如，子块110包含单元149。子块110到148的每一者可含有数千个单元。三维单元阵列可包括彼此堆叠的多个二维单元阵列，例如阵列102。所说明阵列102分成四个子块行，阵列102中的每一子块行包括包含子块110到148中的四者的子阵列。所说明阵列102还分成子块110到148中的四列。由图1中的水平线及垂直线展示子块110到148的边界。阵列102中的子块110到148中的每一者具有可参考坐标系中的第一坐标及第二坐标定义的位置。例如，每一子块可参考来自笛卡尔坐标系中的参考位置(例如，原点)的X坐标及y坐标而定位在二维阵列中。子块可根据例如极坐标系等其它坐标系而定位在阵列102中。例如，子块可通过来自阵列102的隅角的径向坐标及来自阵列102的边界的角坐标而定位在阵列102中。至少根据本专利技术的一个实施例，子块110到148中的每一者可具有(例如)约800微米X约200纳米的尺寸。子块可根据笛卡尔坐标系而定位在阵列102中，其中原点在子块110的左下角处。子块110、128、136及144的水平边界是在(例如)离原点约800微米的X坐标152处。子块114、120、138及146是在x坐标152与(例如)离原点约1600微米的X坐标154之间。子块116、124、130及148是在X坐标154与(例如)离原点约2400微米的X坐标156之间。子块118、126、134及140是在X坐标156与(例如)离原点约3200微米的X坐标158之间。子块110、120、130及140的垂直边界是在(例如)离原点约200纳米的y坐标162处。子块114、124、134及144是在y坐标162与(例如)离原点约400纳米的y坐标164之间。子块116、126、136及146是在y坐标164与(例如)离原点约600纳米的y坐标166之间。子块118、128、138及148是在y坐标166与(例如)离原点约800纳米的y坐标168之间。阵列102中的单元的块(其中块包括一组子块)中的所有单元被启用以同时进行存取。举例而言，例如在编程操作、读取操作或擦除操作期间存取块中的(若干)单元时，所述块外部的单元未被启用来进行存取。在所说明的实施例中，单元的每一块包含子块110到148中可通过解码器电路启用且跨阵列102分布的四个子块。图2是根据本专利技术的各种实施例的呈解码器电路200的形式的设备的示意电路视图。可通过块启用信号启用子块110到148中的每一者中的单元以进行存取，所述块启用信号由启用电路(例如逻辑门)提供(例如，产生)，所述启用电路是响应于解码器电路(例如解码器电路200)中的解码信号而选择性地激活。解码器电路200可启用阵列102中的子块110到148中的两者的单元以进行存取，且子块110到148的另外两者的单元可被启用以同时通过实质上类似的解码器电路(未展示)存取。例如，块启用信号可启用耦合到子块中的单元的存取线以接收编程电压或读取电压或擦除电压。子块118、128、138及148构成阵列102中的第一子阵列，且可通过来自例如逻辑门等四个相应电路(例如AND门202、204、206及208)中的一者的块启用信号启用子块118、128、138及148中的每一者中的单元。AND门202到208中的每一者包含耦合到分别载送互补解码信号a0及al的两条线212及214中的一者的第一输入。解码信号a0及al中的一者为高，且解码信号a0及al中的另一者为低。AND门202到208中的每一者包含耦合到分别载送互补解码信号b0及bl的两条线216及218中的一者的第二输入。解码信号b0及bl中的一者为高，且解码信号b0及bl中的另一者为低。AND门202到208的所述输入以使得AND门202到208中的仅一者提供高块启用信号以每次启用第一子阵列中的子块118、128,138及148中的仅一者的模式耦合到线212到218。提供解码信号a0、al、b0及bl以基于存储器请求中的地址而选择子块118、128、138及148中的一者。子块116、126、136及146构成阵列102中的第二子阵列，且可通过来自四个相应AND门232、234、236及238中的一者的块启用信号启用子块116、126、136及146中的每一者中的单元。AND门232到238中的每一者包含耦合到分别载送解码信号a0及al的两条线212及214中的一者的第一输入。AND门232到238中的每一者包含耦合到分别载送解码信号b0及bl的两条线216及218中的一者的第二输入。AND门232到238的所述输入以使得AND门232到238中的仅一者提供高块启用信号以每次启用第二子阵列中的子块116、126、136及146中的仅一者的模式耦合到线212到218。可改本文档来自技高网...

【技术保护点】
一种方法，其包括：同时存取存储器单元的第一子块及存储器单元的第二子块，其中存储器单元的所述第一及第二子块是跨存储器阵列分布。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：丹沢彻，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国;US