N型LDMOS器件及工艺方法技术

本发明专利技术公开了一种N型LDMOS器件，在P型衬底上的N型深阱中具有P阱及N阱，硅表面具有多晶硅栅极及侧墙结构。所述N阱中具有LDMOS器件的漏区，漏区上有金属电极将漏区引出；所述P阱中具有LDMOS器件的源区，以及重掺杂P型区，金属电极将重掺杂P型区及源区引出。所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的沟道。本发明专利技术还公开了所述N型LDMOS器件的工艺方法。

【技术实现步骤摘要】
N型LDMOS器件及工艺方法
本专利技术涉及半导体领域，特别是指一种N型LDMOS器件，本专利技术还涉及所述N型LDMOS器件的工艺方法。
技术介绍
DMOS由于具有耐高压，大电流驱动能力和极低功耗等特点，目前在电源管理电路中被广泛采用。在BCD工艺中，DMOS虽然与CMOS集成在同一块芯片中，但由于高耐压和低导通电阻的要求，DMOS在本底区和漂移区的条件与CMOS现有的工艺条件共享的前提下，其导通电阻与击穿电压存在矛盾，往往无法满足开关管应用的要求。在LDMOS器件中，导通电阻是一个重要的指标。因此，为了制作高性能的LDMOS，需要采用各种方法优化器件的导通电阻及击穿电压。目前常规的LDMOS的结构如图1所示，图中包含P型衬底101，N型深阱102，P阱103，N阱104，多晶硅栅极106，多晶硅栅极106两端还具有侧墙107。这种结构在漏端具有较高的电场强度，不利于击穿电压BV的提高。
技术实现思路
本专利技术所要解决的技术问题是提供一种N型LDMOS器件，使漏端电势分布均匀，提高器件的击穿电压BV。本专利技术所要解决的另一技术问题是提供所述N型LDMOS器件的工艺方法。为解决上述问题，本专利技术所述的N型LDMOS器件，在P型衬底上的N型深阱中具有P阱及N阱，衬底表面具有多晶硅栅极及侧墙结构；所述N阱中具有LDMOS器件的漏区，漏区上有金属电极将漏区引出；所述P阱中具有LDMOS器件的源区，以及重掺杂P型区，金属电极将重掺杂P型区及源区引出；所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的沟道。为解决上述问题，本专利技术所述的N型LDMOS器件的工艺方法，包含如下工艺步骤：第1步，在P型硅衬底通过光刻掩膜形成局部场氧化(LOCOS)；第2步，湿法腐蚀去掉局部场氧化，再进行N型深阱的注入；第3步，通过光刻定义打开P阱和N阱的窗口，注入形成P阱和N阱；第4步，生长栅氧化层及淀积多晶硅，刻蚀形成多晶硅栅极；第5步，淀积氧化硅层，干法刻蚀形成多晶硅栅极的侧墙；第6步，进行源区及漏区的离子注入，以及重掺杂P型区的离子注入；第7步，形成金属电极，将源漏区分别引出。所述第5步，淀积的氧化硅层厚度为本专利技术所述的N型LDMOS器件，通过提高漏区位置，使漏区高于沟道，使得电场分布更加均匀，改善了漂移区的电势分布，降低电场强度，提高了器件的击穿电压。本专利技术所采用的工艺可集成在BCD工艺中，利用平台中原有的工艺条件，不额外增加光刻版并且利用原有注入条件，工艺简单易于实施。附图说明图1是传统N型LDMOS器件的结构示意图。图2～8是本专利技术工艺步骤示意图。图9～12是本专利技术与传统器件的仿真对比图。图13是本专利技术工艺步骤流程图。附图标记说明101是P型衬底，102是N型深阱，103是P阱，104是N阱，105是栅氧化层，106是多晶硅栅极，107是栅极侧墙，108是源区，109是重掺杂P型区，110是金属电极,111是漏区,h是高度。具体实施方式本专利技术所述的N型LDMOS器件，如图8所示，在P型衬底上101的N型深阱102中具有P阱103及N阱104，衬底表面具有多晶硅栅极106及侧墙结构107；所述N阱104中具有LDMOS器件的漏区111，漏区111上有金属电极110将漏区111引出；所述P阱103中具有LDMOS器件的源区108，以及重掺杂P型区109，金属电极将重掺杂P型区109及源区108引出；所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的沟道，两边的高度差h为为解决上述问题，本专利技术所述的N型LDMOS器件的工艺方法，包含如下工艺步骤：第1步，在P型硅衬底101通过光刻掩膜形成厚度为的LOCOS，如图2所示。第2步，湿法腐蚀去掉LOCOS，硅片表面形成台阶，右边高于左边，再进行N型深阱102的注入，如图3所示。第3步，通过光刻定义打开P阱和N阱的窗口，注入形成P阱103和N阱104，如图4所示。第4步，生长栅氧化层105及淀积多晶硅，刻蚀形成多晶硅栅极106，如图5所示。第5步，淀积厚度为的氧化硅层，干法刻蚀形成多晶硅栅极的侧墙107，如图6所示。第6步，进行源区108及漏区111的离子注入，以及重掺杂P型区108的离子注入，如图7所示。第7步，形成金属电极110，将源漏区分别引出，如图8所示。以上工艺如源区及漏区的注入条件，都与BCD平台中的CMOS工艺共用，P型沟道区由CMOS工艺中的P阱构成，N型漂移区由CMOS工艺中的N型深阱构成，P型衬底引出端和N型源区及漏区的注入掺杂与常规N型LDMOS一致。图9及图10所示为本专利技术与传统技术的电场分布仿真示意图，图11及图12是本专利技术与传统技术的电势分布的仿真示意图，对于电场分布，本专利技术在经过最高点后，下降的趋势缓于基本线，电场分布更加均匀，对于电势示意图，在更深处的电势高于基本线，表示器件的击穿电压有提高。以上仅为本专利技术的优选实施例，并不用于限定本专利技术。对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种N型LDMOS器件，在P型衬底上的N型深阱中具有P阱及N阱，衬底表面具有多晶硅栅极及侧墙结构；所述N阱中具有LDMOS器件的漏区，漏区上有金属电极将漏区引出；所述P阱中具有LDMOS器件的源区，以及重掺杂P型区，金属电极将重掺杂P型区及源区引出；其特征在于：所述LDMOS器件的表面为非平面的有台阶结构，漏区的位置高于LDMOS的沟道。

【技术特征摘要】
1.一种N型LDMOS器件，在P型衬底上的N型深阱中具有P阱及N阱，衬底表面具有多晶硅栅极及侧墙结构；所述N阱中具有LDMOS器件的漏区，漏区上有金属电极将漏区引出；所述P阱中具有LDMOS器件的源区，以及重掺杂P型区，金...

【专利技术属性】
技术研发人员：石晶，钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31