重分布层的自对准制造技术

一种装置包括具有多个电器件的衬底。形成在衬底的第一侧上的互连结构使电器件互连。伪TSV的每个延伸穿过衬底且在衬底的第二侧上形成对准掩模。功能TSV的每个延伸穿过衬底且电连接至电器件。形成在衬底的第二侧上的重分布层（RDL）使伪TSV中的一些与功能TSV中的一些互连。功能TSV上方的RDL的台阶高度小于预定值，而伪TSV上方的RDL的台阶高度大于预定值。本发明专利技术还提供了重分布层的自对准。

【技术实现步骤摘要】
重分布层的自对准
本专利技术涉及重分布层的自对准。
技术介绍
可以使用延伸穿过衬底的厚度的硅通孔（TSV）来组装两个半导体晶圆、管芯和/或其他衬底。至少一个衬底的顶面包括形成在其中和/或其上的电路，而接合焊盘和重分布层（RDL）形成在底面上以通过TSV将功率和信号分配至电路。传统的RDL可能包括利用ENEPIG（化学镀镍-化学镀钯-浸金）表面处理的铜。然而，由于这种处理变得很昂贵，提出的替代方式需要引入包括铝而不是铜的RDL。尽管如此，这种替代方式也存在缺点。例如，在形成包括铝的RDL时使用的图案化需要额外的工艺以产生在光刻期间使用的对准掩模，诸如在形成用于对准掩模的TSV之后确保一定的台阶高度（stepheight）。然而，该台阶高度将接缝（seam）问题引入铝膜中，这可能归因于通过铝膜的物理汽相沉积（PVD）获得的较差的台阶覆盖性。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种装置，包括：衬底，包括多个电器件；互连结构，形成在所述衬底的第一侧上，并且使所述多个电器件中的一些互连；多个伪硅通孔（TSV），所述多个伪硅通孔的每个延伸穿过所述衬底并且在所述衬底的第二侧上形成对准掩模；多个功能TSV，所述多个功能TSV的每个延伸穿过所述衬底并且电连接至所述多个电器件中的一个；以及重分布层（RDL），形成在所述衬底的所述第二侧上，并且使所述多个伪TSV中的一些与所述功能TSV中的一些互连，其中，所述功能TSV上方的第一台阶高度小于预定值，并且所述伪TSV上方的第二台阶高度大于所述预定值。在上述装置中，其中，所述预定值为约1000埃。在上述装置中，其中，所述第一台阶高度小于约700埃，并且所述第二台阶高度大于约3000埃。在上述装置中，其中，所述第一台阶高度的每个均为所述RDL的平坦化部分与所述RDL的未平坦化部分之间的高度差。在上述装置中，其中，所述第一台阶高度的每个均为所述RDL的一部分和所述功能TSV中的一个的暴露表面之间的高度差。在上述装置中，其中，所述第二台阶高度的每个均为所述RDL的一部分和所述伪TSV中的一个的暴露表面之间的高度差。在上述装置中，其中，所述RDL基本上包括铝。在上述装置中，其中，所述功能TSV的每个和所述伪TSV的每个均位于由管芯划道围绕的管芯区域内。在上述装置中，其中，所述功能TSV的每个均位于由管芯划道围绕的管芯区域内，并且所述伪TSV的每个均位于所述管芯划道内。在上述装置中，其中，最靠近的两个所述功能TSV横向偏移第一距离，其中，最靠近的两个所述伪TSV横向偏移第二距离，并且所述第一距离是所述第二距离的至少两倍。在上述装置中，其中，最靠近的两个所述功能TSV横向偏移第一距离，其中，最靠近的两个所述伪TSV横向偏移第二距离，并且所述第一距离是所述第二距离的至少两倍，其中，所述第一距离为至少约100微米，并且所述第二距离小于约30微米。在上述装置中，其中，所述对准掩模选自由下列组成的组：十字形对准掩模；三角形对准掩模；矩形对准掩模；组合对准掩模，具有由下列的两种或多种的组合形成的形状：十字形；三角形；以及矩形。根据本专利技术的另一方面，还提供了一种方法，包括：形成多个硅通孔（TSV），所述多个硅通孔的每个从衬底的第一表面延伸并且从所述衬底的第二表面伸出，其中，所述衬底限定在所述第一表面与所述第二表面之间，并且所述多个TSV包括：多个伪TSV；和多个功能TSV；在所述衬底的所述第二表面上方形成介电层，并且每个所述伪TSV和每个所述功能TSV的端部均从所述第二表面伸出；平坦化以去除：所述伪TSV和所述功能TSV上方的所述介电层；和每个所述功能TSV的伸出端的一部分；以及在所述多个伪TSV和所述多个功能TSV之间的部分剩余介电层的上方形成重分布层。在上述方法中，其中，形成所述重分布层包括物理汽相沉积（PVD）铝。在上述方法中，其中，相对于所述功能TSV，平坦化以去除每个所述功能TSV的伸出端的一部分的步骤使每个所述伪TSV的伸出端留下更多的部分。在上述方法中，其中，平坦化以每个所述功能TSV的伸出端的一部分的步骤包括：平坦化以将所述多个功能TSV的每个的伸出端缩短至小于预定高度；以及平坦化以将所述多个伪TSV的每个的伸出端缩短至大于所述预定高度。根据本专利技术的又一方面，还提供了一种装置，包括：衬底，包括多个电器件；互连结构，形成在所述衬底的第一侧上，并且使所述多个电器件中的一些互连；多个第一硅通孔（TSV），所述多个第一硅通孔的每个延伸穿过所述衬底并且电连接至由管芯划道围绕的管芯区域内的所述多个电器件中的一个；多个第二TSV，所述多个第二TSV的每个延伸穿过所述衬底并且在所述管芯区域内形成对准掩模；以及重分布层（RDL），形成在所述衬底的第二侧上，并且使所述多个第一TSV和所述多个第二TSV中的一些互连。在上述装置中，其中，所述第一TSV上方的第一台阶高度小于预定值，并且所述第二TSV上方的第二台阶高度大于所述预定值。在上述装置中，其中，最靠近的两个所述第一TSV横向偏移第一距离，其中，最靠近的两个所述第二TSV横向偏移第二距离，并且所述第一距离是所述第二距离的至少两倍。在上述装置中，其中，所述对准掩模选自由下列组成的组：十字形对准掩模；三角形对准掩模；矩形对准掩模；组合对准掩模，具有由下列的两种或多种的组合形成的形状：十字形；三角形；以及矩形。本专利技术介绍了一种包括衬底的装置，衬底包括多个电器件。形成在衬底的第一侧上的互连结构互连多个电器件中的一些。多个伪TSV的每个延伸穿过衬底且在衬底的第二侧上形成对准掩模。多个功能TSV的每个延伸穿过衬底且电连接至多个电器件中的一个。形成在衬底的第二侧上的重分布层（RDL）使伪TSV中的一些与功能TSV中的一些互连。功能TSV上方的RDL的台阶高度小于预定值，而伪TSV上方的RDL的台阶高度大于预定值。本专利技术也介绍了一种方法，该方法包括形成多个TSV，每个TSV从衬底的第一表面延伸且从衬底的第二表面伸出，其中，衬底限定在第一表面和第二表面之间，并且其中，多个TSV包括：多个密集地分布的伪TSV；以及多个间隔开的功能TSV。在衬底的第二表面上方形成介电层，且多个TSV的每个的端部均从第二表面伸出。然后通过平坦化去除伪TSV和功能TSV上方的介电层，以及每个功能TSV的伸出端的大部分。然后重分布层形成在多个TSV中的一些TSV之间的部分剩余介电层的上方，以及形成在通过平坦化露出的多个TSV中的一些TSV的端部上方。本专利技术也介绍了一种包括衬底和互连结构的装置，衬底包括多个电器件，互连结构形成在衬底的第一侧上且使多个电器件中的一些互连。多个第一硅通孔（TSV）的每个延伸穿过衬底且电连接至由管芯划道（diestreet）围绕的管芯区域内的多个电器件中的一个。多个第二TSV的每个延伸穿过衬底且在管芯划道内形成对准掩模。形成在衬底的第二侧上的重分布层（RDL）使多个第一和第二TSV中的一些互连。附图说明当结合附图阅读时，根据下面的详细说明书可以更好地理解本专利技术。应该强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚讨论起见，各个部件的尺寸可以任意增大或缩小。图1是根据本专利技术的一个或多个方面的装置的至少一部分的截面本文档来自技高网...

【技术保护点】
一种装置，包括：衬底，包括多个电器件；互连结构，形成在所述衬底的第一侧上，并且使所述多个电器件中的一些互连；多个伪硅通孔（TSV），所述多个伪硅通孔的每个延伸穿过所述衬底并且在所述衬底的第二侧上形成对准掩模；多个功能TSV，所述多个功能TSV的每个延伸穿过所述衬底并且电连接至所述多个电器件中的一个；以及重分布层（RDL），形成在所述衬底的所述第二侧上，并且使所述多个伪TSV中的一些与所述功能TSV中的一些互连，其中，所述功能TSV上方的第一台阶高度小于预定值，并且所述伪TSV上方的第二台阶高度大于所述预定值。

【技术特征摘要】
2013.11.15 US 14/081,9691.一种半导体装置，包括：衬底，包括多个电器件；互连结构，形成在所述衬底的第一侧上，并且使所述多个电器件中的一些互连；多个伪硅通孔(TSV)，所述多个伪硅通孔的每个延伸穿过所述衬底并且在所述衬底的第二侧上形成对准掩模；多个功能硅通孔，所述多个功能硅通孔的每个延伸穿过所述衬底并且电连接至所述多个电器件中的一个；以及重分布层(RDL)，形成在所述衬底的所述第二侧上，并且使所述多个伪硅通孔中的一些与所述功能硅通孔中的一些互连，其中，所述功能硅通孔的顶面从周围表面伸出的第一台阶高度小于预定值，并且所述伪硅通孔的顶面从周围表面伸出的第二台阶高度大于所述预定值。2.根据权利要求1所述的半导体装置，其中，所述预定值为1000埃。3.根据权利要求1所述的半导体装置，其中，所述第一台阶高度小于700埃，并且所述第二台阶高度大于3000埃。4.根据权利要求1所述的半导体装置，其中，所述第一台阶高度的每个均为所述重分布层的平坦化部分与所述重分布层的未平坦化部分之间的高度差。5.根据权利要求1所述的半导体装置，其中，所述第一台阶高度的每个均为所述重分布层的一部分和所述功能硅通孔中的一个的暴露表面之间的高度差。6.根据权利要求1所述的半导体装置，其中，所述第二台阶高度的每个均为所述重分布层的一部分和所述伪硅通孔中的一个的暴露表面之间的高度差。7.根据权利要求1所述的半导体装置，其中，所述重分布层包括铝。8.根据权利要求1所述的半导体装置，其中，所述功能硅通孔的每个和所述伪硅通孔的每个均位于由管芯划道围绕的管芯区域内。9.根据权利要求1所述的半导体装置，其中，所述功能硅通孔的每个均位于由管芯划道围绕的管芯区域内，并且所述伪硅通孔的每个均位于所述管芯划道内。10.根据权利要求1所述的半导体装置，其中，最靠近的两个所述功能硅通孔横向偏移第一距离，其中，最靠近的两个所述伪硅通孔横向偏移第二距离，并且所述第一距离是所述第二距离的至少两倍。11.根据权利要求10所述的半导体装置，其中，所述第一距离为至少100微米，并且所述第二距离小于30微米。12.根据权利要求1所述的半导体装置，其中，所述对准掩模选自由下列组成的组：十字形对准掩模；三角形对准掩模；矩形对准掩模；组合对准掩模，具有由下列的两种...

【专利技术属性】
技术研发人员：杨固峰，钟明慈，施泓业，吴钧，蔡承祐，陈新瑜，吴仓聚，邱文智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71