一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统技术方案

本实用新型专利技术公开了一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成，其特征在于，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路。本实用新型专利技术能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。同时，本实用新型专利技术的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。

【技术实现步骤摘要】

本技术涉及一种LED驱动电路，具体是指一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统。
技术介绍
目前，由于LED灯具有能耗低、使用寿命长以及安全环保等特点，其已经成为了人们生活照明的主流产品之一。由于LED灯不同于传统的白炽灯，因此其需要由专用的驱动电路来进行驱动。然而，当前人们广泛使用的栅极驱动电路由于其设计结构的不合理性，导致了目前栅极驱动电路存在能耗较高、电流噪音较大以及启动时间较长等缺陷。
技术实现思路
本技术的目的在于克服目前栅极驱动电路存在的能耗较高、电流噪音较大以及启动时间较长的缺陷，提供一种结构设计合理，能有效降低能耗和电流噪音，明显缩短启动时间的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统。本技术的目的通过下述技术方案实现:一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M,与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成。同时，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路。所述功率驱动放大电路主要由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器Pl的输出端与负极输入端之间的电阻R9和电容C8，串接在功率放大器P2的输出端与正极输入端之间的电阻RlO和电容C9，基极与功率放大器Pl的输出端相连接、集电极经电阻Rll后与功率放大器P3的正极输入端相连接的三极管Q2，基极与三极管Q2的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q3，基极经电阻R13后与功率放大器P2的输出端相连接、集电极经电阻R16后与三极管Q3的基极相连接的三极管Q4，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q3的发射极相连接并接地的电容C10，与电阻R13相并联的电容Cl I，一端与三极管Q4的基极相连接、另一端外接-4V电压的电阻R14，一端与三极管Q4的发射极相连接、另一端外接-4V电压的电阻Rl5，与电阻Rl5相并联的电容Cl2，以及N极与三极管Q2的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器Pl的负极输入端还与功率放大器P2的正极输入端相连接，且功率放大器Pl的正极输入端和功率放大器P2的负极输入端均与该自锁光激发电路相连接。所述逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻Rl7，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R19，与电阻R19相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R21，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R22后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R24和电阻R23后与稳压二极管D3与电阻R22的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R24的连接点相连接的稳压二极管D5组成；所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P3的输出端相连接，而电阻R23与电阻R24的连接点则与驱动芯片M的TD管脚相连接。所述同相交流信号放大电路由功率放大器P，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P的正极输入端相连接的电阻R7，一端与功率放大器P的负极输入端相连接、另一端与自锁光激发电路相连接的电阻R6，以及正极与功率放大器P的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P的输出端与驱动芯片M的INP管脚相连接。所述的自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P的正极输入端相连接、另一端经电位器R5后与功率放大器P2的负极输入端相连接的光电池⑶S，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门ICl的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；所述或非门IC2的输出端则同时与或非门IC3的负极输入端和功率放大器Pl的正极输入端相连接，而或非门IC3的输出端则功率放大器P的输出端相连接；所述电阻R6的另一端则与或非门IC2的输出端相连接。所述自举电路由场效应管MOS，一端与场效应管MOS的源极相连接、另一端接地的电阻R4，负极与场效应管MOS的栅极相连接、正极经电阻Rl后与场效应管MOS的漏极相连接的极性电容Cl，与极性电容Cl相并联的电阻R2，正极与极性电容Cl的正极相连接、负极与或非门IC2的负极输入端相连接的极性电容C2，以及一端与极性电容C2的正极相连接、另一端接地的电阻R3组成；所述场效应管MOS的漏极与光电池CDS和电阻R7的连接点相连接。所述驱动电路由变压器T，串接于驱动芯片M的VCC管脚与BOOST管脚之间的二极管Dl，串接于驱动芯片M的BOOST管脚与TG管脚之间的电容C5，串接于驱动芯片M的TG管脚与TS管脚之间的电阻R8，以及基极与驱动芯片M的TG管脚相连接、集电极顺次经电容C6和电容C7后接地、而发射极接地的晶体管Ql组成；所述变压器T的原边线圈的同名端与电容C6和电容C7的连接点相连接，其非同名端则与晶体管Ql的发射极相连接后接地；同时，晶体管Ql的发射极还与驱动芯片M的TS管脚相连接，所述变压器T的副边线圈上设有抽头Yl和抽头Y2。为确保使用效果，本技术所述驱动芯片M优先采用LTC4440A集成芯片来实现。本技术较现有技术相比，具有以下优点及有益效果:(I)本技术能根据外部光照条件来自动激发驱动芯片M的相关功能，无需增加额外的启动装置，因此其功耗较低。(2)本技术的启动时间仅为传统栅极驱动电路启动时间的1/4，其启动时间极短。(3)本技术采用自举电路来为自锁光激发电路和驱动芯片提供控制信号，因此具有很尚的输入阻抗，能确保整个电路的性能稳定(4)本技术能有效的避免外部电磁干扰，能显著的降低电流噪音。(5)本技术中设有同相交流信号放大电路，因此能确保脉冲信号的强度不会衰减，从而确保性能稳定。【附图说明】图1为本技术的整体结构示意图。图2为本技术的功率驱动放大电路结构示意图。图3为本技术的逻辑保护射极耦合式放大电路结构示意图。【具体实施方式】下面结合实施例对本技术作进一步地详细说明，但本本文档来自技高网...

【技术保护点】
一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成，其特征在于，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路；所述功率驱动放大电路主要由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器P1的输出端与负极输入端之间的电阻R9和电容C8，串接在功率放大器P2的输出端与正极输入端之间的电阻R10和电容C9，基极与功率放大器P1的输出端相连接、集电极经电阻R11后与功率放大器P3的正极输入端相连接的三极管Q2，基极与三极管Q2的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q3，基极经电阻R13后与功率放大器P2的输出端相连接、集电极经电阻R16后与三极管Q3的基极相连接的三极管Q4，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q3的发射极相连接并接地的电容C10，与电阻R13相并联的电容C11，一端与三极管Q4的基极相连接、另一端外接‑4V电压的电阻R14，一端与三极管Q4的发射极相连接、另一端外接‑4V电压的电阻R15，与电阻R15相并联的电容C12，以及N极与三极管Q2的集电极相连接、P极外接‑4V电压的二极管D2组成；所述功率放大器P1的负极输入端还与功率放大器P2的正极输入端相连接，且功率放大器P1的正极输入端和功率放大器P2的负极输入端均与该自锁光激发电路相连接；所述逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻R17，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R19，与电阻R19相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R21，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R22后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R24和电阻R23后与稳压二极管D3与电阻R22的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R24的连接点相连接的稳压二极管D5组成；所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P3的输出端相连接，而电阻R23与电阻R24的连接点则与驱动芯片M的TD管脚相连接。...

【技术特征摘要】

【专利技术属性】
技术研发人员：高小英，车容俊，
申请(专利权)人：成都措普科技有限公司，
类型：新型
国别省市：四川;51