本实用新型专利技术涉及芯片封装领域，特别涉及一种半导体晶片封装结构，包括封装线、引脚部和至少一个封装单元，所述封装单元包括金属托架，其具有相对的第一表面和第二表面，且与所述引脚部处于不同的平面上；第一半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第一表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接；第二半导体晶片的第一极性表面电性连接于所述金属托架的第二表面，第二半导体晶片的第二极性表面上设置有压焊区，所述压焊区通过封装线与相应极性的引脚部电性连接。由于封装单元中的两半导体晶片并联，降低了整体的导通电阻。
【技术实现步骤摘要】
本技术涉及芯片封装领域，特别涉及一种半导体晶片的封装结构。
技术介绍
现有的半导体晶片的封装，都采用如图1所示的封装结构，其中包括半导体晶片11、封装线12、塑封体13、金属托架14和引脚部15，所述半导体晶片11位于所述金属托架14的上表面，通过封装线12将半导体晶片11的压焊区电连接到所述引脚部15，所述塑封体13通过模具浇注液态的塑封原料，冷却后成型。所述金属托架14和引脚部15原本处于同一平面上的同一金属框架上，在经过浇注成型后切割而成。在实际应用中，以功率MOSFET (Metal-Oxide-Semiconductor Field-EffectTransistor,金属-氧化层-半导体_场效晶体管，简称金氧半场效晶体管)为例，可以通过增大半导体晶片11的面积有助于减小其导通电阻。而上述封装结构中，仅在一个金属托架上放置一片半导体晶片，并具有固定的封装面积，而封装面积限制了最大能容纳的半导体晶片11的面积。在很多便携式系统，如手机、平板电脑等产品中，由于空间有限，希望封装后的芯片面积越小越好，而对于功率MOSFET来说，导通电阻越小越好，有助于减小在其上消耗的功耗。例如在具体的锂电池保护电路中，采用如图2中所示两个MOS晶体管构成充放电电路，并通过一个控制电路控制所述充放电电路中的MOS晶体管MN1、MN2的导通和关断可以实现对电池进行充电保护和放电保护。所述充放电电路包括第一 NMOS晶体管MNl和第二 MOS晶体管MN2，所述第一 MOS晶体管丽I栅极与所述控制电路的放电控制端相连，其漏极与所述第二 MOS晶体管丽2的漏极相连；所述第二 MOS晶体管丽2的栅极与所述控制电路的充电控制端相连，在正常状态时，NMOS晶体管丽1、丽2同时导通，此时既可充电也可以放电。在充电发生异常时，所述充电控制端输出充电保护信号，控制MOS晶体管丽2截止，从而切断了电池的充电回路，实现禁止充电，但仍可以放电。在放电发生异常时，所述放电控制端输出放电保护信号，控制NMOS晶体管MN I截止，从而切断了放电回路，时间禁止放电，但仍可以充电。在上述应用中，结合图1可知，半导体晶片11具有两个MOS晶体管丽I和丽2。两MOS晶体管丽I和丽2的漏极直接相连，两个源极(即图2中MOS晶体管丽I的源极SI和MOS晶体管丽I的源极S2)分别通过左右两侧的两个封装线12分别连接到两侧的引脚部15上，而且同样希望在不改变装后的芯片面积的前提下，获得更小的导通电阻，从而减小消耗的功耗。
技术实现思路
本技术实现上述目的，提供了一种在有限的封装面积下，具有更小导通电阻的半导体晶片封装结构。本技术解决其技术问题所采取的技术方案是:一种半导体晶片封装结构，包括封装线和引脚部，还包括至少一个封装单元，每个封装单元包括:金属托架，其具有相对的第一表面和第二表面，且与所述引脚部处于不同的平面上;第一半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第一表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接；第二半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第二表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接。每个半导体晶片可包括第一 MOS晶体管和第二 MOS晶体管，所述第一MOS晶体管的漏极和第二MOS晶体管的漏极形成于所述半导体晶片的第一极性表面，每个半导体晶片的第二极性表面具有第一源极压焊区、第二源极压焊区、第一栅极压焊区和第二栅极压焊区，第一 MOS晶体管的源级与第一源极压焊区电性相连，第二 MOS晶体管的源级与第二源极压焊区电性相连，第一 MOS晶体管的栅级与第一栅极压焊区电性相连，第二 MOS晶体管的栅级与第一栅极压焊区电性相连。所述引脚部可包括第一源极引脚部、第二源极引脚部、第一栅极引脚部和第二栅极引脚部，所述第一半导体晶片的第一源极压焊区和第二半导体晶片的第一源极压焊区分别通过封装线与所述第一源极引脚部相连，所述第一半导体晶片的第二源极压焊区和第二半导体晶片的第二源极压焊区通过封装线与所述第二源极引脚部相连，所述第一半导体晶片的第一栅极压焊区和第二半导体晶片的第一栅极压焊区分别通过封装线与所述第一栅极引脚部相连，所述第一半导体晶片的第二栅极压焊区和第二半导体晶片的第二栅极压焊区分别通过封装线与所述第二栅极引脚部相连。所述第一半导体晶片的第一极性表面可通过导电胶贴合在所述金属托架的第一表面，所述第二半导体晶片的第一极性表面可通过导电胶贴合在所述金属托架的第二表面。所述第二半导体晶片可位于金属托架定义的平面和引脚部定义的平面之间。还可包括包覆所述封装单元和封装线的塑封体。所述封装单元的数量可为一个。所述封装单元的数量为两个或两个以上，且各封装单元层叠布置。本技术通过将每个封装单元中的第一半导体晶片和第二半导体晶片的第一极性表面都电性连接于所述金属托架上，将第一半导体晶片和第二半导体晶片的第二极性表面上的压焊区都通过封装线电性连接于所述引脚部，使得每个封装单元中的两个半导体晶片实现并联效果，因此在不改变芯片整体封装面积的前提下，降低了整体的导通电阻。【附图说明】图1为现有半导体晶片的封装结构示意图；图2为由两个MOS晶体管构成的充放电电路的原理图；图3为本技术优选实施例的封装结构示意图；图4为本技术优选实施例中封装单元的物理结构示意图；图5为本技术优选实施例中的电路原理图；图6为本技术优选实施例在大规模生产中，金属框架的结构示意图；图7为所述封装单元在图6中A-A向的剖视图。【具体实施方式】下面结合具体实施例对本
技术实现思路
加以详细描述。本实施例中也以锂电池保护电路中的充放电电路为例，为便于说明，本实施例中仅具有一个封装单元。如图3中所示，为本技术优选实施例的封装结构示意图，本优选实施例包括一个封装单元，封装线221、222，塑封体23、引脚部251、252，所述封装单元包括一个金属托架24和两个完全相同的半导体晶片211、212，所述金属托架24具有相对的第一表面和第二表面，对应为图3中金属托架24的上表面和下表面，各半导体晶片也具有不同极性且相对的第一极性表面和第二极性表面，其中第一半导体晶片211的第一极性表面通过导电胶(图中未标示)粘合在所述金属托架24的上表面，第二半导体晶片212的第一极性表面通过导电胶粘合在所述金属托架24的下表面，所述第一半导体晶片211的第二极性表面上的压焊区的和第二半导体晶片212的第二极性表面上的压焊区，分别通过所述封装线221和封装线222对应的共同连接在相应极性的同一个引脚部251上，所述塑封体23包覆所述第一半导体晶片211、第二半导体晶片212、金属托架24和封装线221、222。从图3中可以看出，所述金属托架24与所述引脚部251、252处于不同的平面上，即高于所述引脚部251、252所在平面，且所述第二半导体晶片212位于金属托架24定义的平面和引脚部251、252定义的平面之间，使得所述金属托架24下方具有一个容纳第二半导体晶片212和封装线本文档来自技高网...
【技术保护点】
一种半导体晶片封装结构，包括封装线和引脚部，其特征在于：还包括至少一个封装单元，每个封装单元包括：金属托架，其具有相对的第一表面和第二表面，且与所述引脚部处于不同的平面上；第一半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第一表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接；第二半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第二表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。