阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制作方法、显示装置，所述阵列基板包括依次设置在衬底基板上方的第一图案层和第二图案层，所述第一图案层和所述第二图案层之间设置有有机绝缘层；所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔；所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。本发明专利技术能够减小源漏极与栅极的寄生电容、减小栅线和数据线的交叠电容，从而减小信号延迟，降低功耗，改善残像现象。

【技术实现步骤摘要】
阵列基板及其制作方法、显示装置
本专利技术涉及显示
，尤其涉及一种阵列基板及其制作方法，以及包括该阵列基板的显示装置。
技术介绍
低温多晶硅(LTPS)材料由于具有极高的迁移率，广泛应用于高性能液晶显示设备(LCD)、发光二极管显示设备(AMOLED)中。并且，基于低温多晶硅材料的阵列基板可以将驱动电路集成在玻璃基板上，有利于实现窄边框设计和低功耗显示。然而，低温多晶硅半导体材料本身漏电流较大，使得显示面板进行正负帧反转时电荷的不对称程度增加，最终导致残像现象。此外，栅线的信号延迟、薄膜晶体管区域的寄生电容都会加重残像现象。因此，在尽可能控制漏电流的同时，也需要改善信号延迟及寄生电容的情况，以协助改善残像，本专利技术正是基于此而产生的。
技术实现思路
本专利技术的目的在于提供一种阵列基板及其制作方法、显示装置，以降低寄生电容，减小信号延迟，改善残像不良，并降低功耗。为解决上述技术问题，作为本专利技术的第一个方面，提供一种阵列基板，包括依次设置在衬底基板上方的第一图案层和第二图案层，所述第一图案层和所述第二图案层之间设置有有机绝缘层，其中，所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。优选地，所述源极通过所述连接部与所述数据线相连。优选地，所述阵列基板还包括位于所述第一图案层和所述第二图案层之间的无机绝缘层，所述有机绝缘层位于所述无机绝缘层的上方，所述阵列基板还包括分别位于所述连接部两端的第一过孔和第二过孔，所述第一过孔和所述第二过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分。优选地，所述薄膜晶体管包括有源层，所述阵列基板还包括第三过孔和第四过孔，所述第三过孔和所述第四过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。优选地，所述阵列基板还包括贯穿所述有机绝缘层和所述无机绝缘层的第五过孔，所述第一图案层还包括公共电极线，所述阵列基板还包括位于所述有机绝缘层上方的公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。优选地，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。优选地，所述阵列基板还包括依次设置在所述公共电极上方的钝化层和像素电极，所述像素电极与所述漏极相连。优选地，所述有机绝缘层的厚度为1-3μm。优选地，所述阵列基板还包括位于所述衬底基板和所述薄膜晶体管之间的遮光层、以及位于所述遮光层和所述第一图案层之间的缓冲层。作为本专利技术的第二个方面，还提供一种阵列基板的制作方法，包括以下步骤：形成第一图案层，所述第一图案层包括薄膜晶体管的栅极、栅线和数据线，其中，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔；在所述第一图案层上形成有机绝缘层；在所述有机绝缘层上形成第二图案层，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，所述连接部用于连接所述数据线位于所述栅线两侧的部分。优选地，所述源极通过所述连接部与所述数据线相连。优选地，所述制作方法还包括在形成所述第一图案层的步骤和形成所述有机绝缘层的步骤之间进行的：在所述第一图案层上形成无机绝缘层。优选地，所述制作方法还包括在形成所述第一图案层之前进行的：依次形成遮光层、缓冲层、所述薄膜晶体管的有源层和栅绝缘层。优选地，所述制作方法还包括在形成所述有机绝缘层之后进行的：形成贯穿所述有机绝缘层和所述无机绝缘层的第一过孔、第二过孔、第三过孔和第四过孔；其中，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。优选地，形成所述第一图案层的步骤还包括形成公共电极线，所述制作方法还包括在形成所述有机绝缘层之后进行的：形成贯穿所述有机绝缘层和所述无机绝缘层的第五过孔；在所述有机绝缘层上方形成公共电极，所述公共电极通过所述第五过孔与所述公共电极线相连。优选地，所述第五过孔与所述第一过孔、所述第二过孔、所述第三过孔和所述第四过孔同步形成，所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连。优选地，所述制作方法还包括在形成所述公共电极之后进行的：在所述公共电极的上方依次形成钝化层和像素电极，其中，所述像素电极与所述漏极相连。作为本专利技术的第三个方面，还提供一种显示装置，所述显示装置包括本专利技术所提供的上述阵列基板。本专利技术在源漏极和栅极之间、以及在栅线和数据线的交叠部位设置了有机绝缘层，与无机绝缘层相比，有机绝缘层能够制作得比较厚，从而增加了栅极与源漏极之间的距离，降低了寄生电容；同时，有机绝缘层也增大了栅线与数据线在交叠部位的距离，从而降低了交叠电容，减小了信号延迟，降低了功耗，同时改善了残像不良。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。图1是本专利技术实施例中阵列基板的结构示意图；图2是本专利技术实施例中第一图案层的平面示意图；图3是本专利技术实施例中第一图案层和第二图案层的平面示意图；图4a-图4f是本专利技术实施例中阵列基板的制作过程示意图。在附图中，1-衬底基板；2-遮光层；3-缓冲层；4-有源层；5-栅绝缘层；601-栅极；602-栅线；603-数据线；604-公共电极线；7-无机绝缘层；8-有机绝缘层；901-源极；902-漏极；903-连接部；904-刻蚀阻挡部；10-公共电极；11-钝化层；12-像素电极；131-第一过孔；132-第二过孔；133-第三过孔；134-第四过孔；135-第五过孔。具体实施方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。本专利技术首先提供一种阵列基板，如图1-图3所示，所述阵列基板包括依次设置在衬底基板1上方的第一图案层和第二图案层，所述第一图案层和所述第二图案层之间设置有有机绝缘层。其中，所述第一图案层(参考图2)包括薄膜晶体管的栅极601、栅线602、以及数据线603，栅极601与栅线602相连，数据线603被栅线602断开，且数据线603与栅线602绝缘间隔。所述第二图案层(参考图3)包括所述薄膜晶体管的源极901和漏极902、以及连接部903，源极901与数据线603相连，每条数据线603均对应有连接部903，每个连接部903均用于连接数据线603位于栅线602两侧的部分。本专利技术在薄膜晶体管的源极901、漏极902与栅极601之间设置了有本文档来自技高网...

【技术保护点】
一种阵列基板，包括依次设置在衬底基板上方的第一图案层和第二图案层，其特征在于，所述第一图案层和所述第二图案层之间设置有有机绝缘层，其中，所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分。

【技术特征摘要】
1.一种阵列基板，包括依次设置在衬底基板上方的第一图案层和第二图案层，其特征在于，所述第一图案层和所述第二图案层之间设置有有机绝缘层，其中，所述第一图案层包括薄膜晶体管的栅极、栅线、以及数据线，所述栅极与所述栅线相连，所述数据线被所述栅线断开，且所述数据线与所述栅线绝缘间隔，所述第二图案层包括所述薄膜晶体管的源极和漏极、以及连接部，所述源极与所述数据线相连，每条所述数据线均对应有所述连接部，每个所述连接部均用于连接所述数据线位于所述栅线两侧的部分；所述阵列基板还包括位于所述第一图案层和所述第二图案层之间的无机绝缘层、贯穿所述有机绝缘层和所述无机绝缘层的第五过孔、公共电极线和位于所述有机绝缘层上方的公共电极；所述第二图案层还包括刻蚀阻挡部，所述刻蚀阻挡部由导电材料制成，且所述刻蚀阻挡部设置在所述第五过孔中，所述公共电极通过设置在所述第五过孔中的所述刻蚀阻挡部与所述公共电极线相连，所述刻蚀阻挡部采用与所述源极和漏极相同的金属材料同步制成。2.根据权利要求1所述的阵列基板，其特征在于，所述源极通过所述连接部与所述数据线相连。3.根据权利要求1所述的阵列基板，其特征在于，所述有机绝缘层位于所述无机绝缘层的上方，所述阵列基板还包括分别位于所述连接部两端的第一过孔和第二过孔，所述第一过孔和所述第二过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述连接部通过所述第一过孔和所述第二过孔连接所述数据线位于所述栅线两侧的部分。4.根据权利要求3所述的阵列基板，其特征在于，所述薄膜晶体管包括有源层，所述阵列基板还包括第三过孔和第四过孔，所述第三过孔和所述第四过孔均贯穿所述有机绝缘层和所述无机绝缘层，所述源极通过所述第三过孔与所述有源层相连，所述漏极通过所述第四过孔与所述有源层相连。5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述公共电极上方的钝化层和像素电极，所述像素电极与所述漏极相连。6.根据权利要求1至5中任意一项所述的阵列基板，其特征在于，所述有机绝缘层的厚度为1-3μm。7.根据权利要求1至5中任意一项所述的阵列基板，其特征在于，所述阵列基...

【专利技术属性】
技术研发人员：舒适，孙双，徐传祥，齐永莲，牛菁，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11