克服高速宽带信号路由的封装和连接器中的多重反射制造技术

这里公开了一种半导体封装以及在通过该半导体封装传送高速宽带信号的同时克服多重反射的方法。该半导体封装包括至少一条迹线，其具有被配置为接收宽带信号的第一端子和被配置为输出该宽带信号的第二端子。该半导体封装包括短截线，其沿着该迹线的纵向长度进行定位并且被配置为通过引起多频率反射而减少该迹线中的宽带反射，该多频率反射与该轨线中由于阻抗非连续而出现的至少一些宽带反射相消地干涉。诸如短截线长度、短截线阻抗以及短截线沿着迹线的位置之类的短截线参数能够被确定以使得信号退化最小化。

【技术实现步骤摘要】
【国外来华专利技术】通过引用的并入本公开内容要求于2012年7月16日提交的美国临时申请第61/672,065号的权益，其公开内容通过引用的方式全部并入于此。
技术介绍
这里所提供的
技术介绍
描述是为了总体上给出本公开内容的背景。就该
技术介绍
部分中所描述的工作的范围以及描述中在提交时并不以其它方式构成现有技术的方面而言，本专利技术人的工作既非明确也非隐含地被承认构成相对本公开内容的现有技术。半导体芯片在输入或输出(I/O)单元处生成或接收高速I/O信号并且将该信号传导至封装端子或者从封装端子传导信号。该高速I/O信号在传输线上行进，该传输线意在在一段距离内保持信号保真度。I/O单元是集成的主动和被动元件的群组。封装端子将半导体芯片耦合至外部设备。半导体芯片的I/O单元可以将高速I/O信号耦合至基于差分配对的传输线、单端点的传输线或波导。基于差分配对的传输线包括一个或多个返回路径(接地)平面。半导体芯片封装的传输线通过施加阻抗非连续性的电阻、电容和电抗而在任一端终止。这样的非连续性连同传输线(迹线)的长度一起限制了信号的传输。因此，在通过半导体芯片封装传送例如串行解串器差分信号之类的高速宽带信号的同时，由于芯片中的非连续性而以不同频率发生多重反射。多重非连续性导致在迹线中所进行传送的宽带信号中出现所不期望看到的反射。由于该多重非连续性所导致的非线性信号失真被称作“插入损耗偏差”，这使得通过传输线进行传播的信号的质量出现退化。
技术实现思路
本公开内容提供了一种半导体电路封装，其包括至少一条迹线，其具有被配置为接收宽带信号的第一端子和被配置为输出该宽带信号的第二端子。该电路封装还包括沿着该迹线的纵向长度、在预定位置进行定位的短截线(stub)，其中该短截线被配置为通过引起多频率反射而减少该迹线中的宽带反射，该多频率反射对将要被添加至沿着该迹线进行传送的信号中的至少一些宽带反射造成相消地干涉。根据另一个实施例，提供了一种减少集成电路封装中的宽带反射的方法，该方法包括步骤：在输入端子处接收包括多个高信号频率的宽带信号；通过传输线将该宽带信号从该输入端子传输至输出端子；并且沿着该传输线、在预定位置处提供具有预定长度和短截线阻抗的短截线，以引起多重频率信号，该多重频率信号与将要被添加至在该传输线上承载的信号的宽带反射相消地干涉。根据另一个实施例，提供了一种半导体封装系统，其包括通过连接器进行连接的第一印刷电路板和第二印刷电路板，该连接器被配置为将宽带信号从第一印刷电路板传送至第二印刷电路板。该系统进一步包括沿着连接器导线的纵向长度、在预定位置进行定位的短截线，其中该短截线被配置为通过引起多频率反射而减少该连接器中的宽带反射，该宽带反射主要由该连接器两侧的过孔非连续性而引起，该多频率反射与将要被添加至沿着该连接器进行传送的信号中的宽带反射相消地干涉。附图说明现在将参考以下附图对作为示例而提供的本公开内容的各个实施例进行详细描述，其中同样的附图标记指代同样的要素，并且其中：图1A示出了依据一个实施例的具有差分传输线的半导体IC封装的示例；图1B示出了依据一个实施例的安装在印刷电路板上的半导体封装的示例；图2图示了时域反射计(TDR)图；图3A和3B图示了频域图，其描绘了不具有非连续性的迹线以及具有电容非连续性的迹线的插入损耗和回波损耗；图4A和4B图示了描绘使用短截线的迹线以及具有电容非连续性的迹线的插入损耗和回波损耗的非限制性示例。图5示出了描绘确定迹线参数以减轻反射的过程的流程图。具体实施方式图1A示出了半导体IC封装100的示例，其包括具有半导体芯片110的封装主体105，该半导体芯片110具有输入-输出(I/O)单元110A。封装主体105进一步包括传输线120，其包括经由第一耦合器115而耦合至该输入输出(I/O)单元110A的一对传输线(迹线)120A和120B，其中一对传输线120A和120B被配置为传送差分信号。第二耦合器125将传输线120A和120B耦合至端子130的相应端子130A和130B。如所示出的，传输线120A和120B还分别包括短截线107A和107B。在操作中，I/O单元110A生成或接收高速数字或模拟I/O信号。例如，I/O单元110A生成或接收具有25.78125Gbps线路速率或者符合25Gbps 802.3bj标准的数据信令速率的信号。I/O单元110A包括预加强、均衡、区分等的电路。例如，I/O单元110A包括对信号进行预加强的预驱动器或者对所接收的信号施加均衡的CTLE(连续时间线性均衡器)。I/O单元110A的阻抗包括固有电容、电感、电阻或者电阻和电抗组件的组合。另外，I/O单元110A的阻抗可以是纯电阻式的。换句话说，I/O单元110A的阻抗可以是依赖于频率的，其在一个或多个频带中从表现均等电容电抗分量变为均等感抗分量。I/O单元110A和端子130的依赖于频率的阻抗例如使用矢量网络分析器(VNA)进行测量，并且按照时域反射计(TDR)图形、史密斯图、回波损耗频域图形等进行显示。I/O芯片110A的阻抗可以被认为关于用于对传输线120的传输特性进行优化的方法是恒定的。相对于传输线120的阻抗，相对于系统所定义的特征阻抗和/或除了I/O单元110A和端子130的阻抗非连续性之外，第一和第二耦合器115和125表现出阻抗非连续性。第一和第二耦合器115和125将高速I/O信号耦合到传输线120上或与之脱离耦合。例如，第一和第二耦合器115和125在不同材料的系统之间耦合高速信号，诸如在IC接线焊盘和镀金镍引线框之间，或者在IC凸块焊盘和封装衬底之间(通过使用凸块)，或者通过使用焊球在封装衬底和印刷电路板之间。第一和第二耦合器115-125可以是电感性的，诸如球-楔接线键合、楔-楔接线键合、带式连接、超声焊接引线、焊料引线、电容性耦合器、凸块、铜柱凸块等。例如，接合线可以为1mil、即0.001英寸的铝或金接合线，其超声焊接至I/O单元110A的焊盘。第一和第二耦合器115-125在I/O单元110A和端子130之间耦合宽带、高线路速率信号。宽带信号占据作为数字符号速率、比特流或线路速率的重要部分的带宽。第一和第二耦合器115-125分别在I/O单元110和传输线120之间以及在传输线120和本文档来自技高网...

【技术保护点】
一种电路封装，包括：至少一条迹线，具有被配置为接收宽带信号的第一端子和被配置为输出所述宽带信号的第二端子；以及从所述迹线突出并且沿着所述迹线的纵向长度、定位在预定位置的短截线，所述短截线被配置为通过引起多频率反射而减少所述迹线中的反射，所述多频率反射与将要被添加至沿着所述迹线进行传送的信号中的至少一些宽带反射相消地干涉并且改善宽带插入损耗/回波损耗。

【技术特征摘要】
【国外来华专利技术】2012.07.16 US 61/672,0651.一种电路封装，包括：
至少一条迹线，具有被配置为接收宽带信号的第一端子和被配置
为输出所述宽带信号的第二端子；以及
从所述迹线突出并且沿着所述迹线的纵向长度、定位在预定位置
的短截线，所述短截线被配置为通过引起多频率反射而减少所述迹
线中的反射，所述多频率反射与将要被添加至沿着所述迹线进行传
送的信号中的至少一些宽带反射相消地干涉并且改善宽带插入损耗/
回波损耗。
2.根据权利要求1所述的电路封装，其中所述短截线被配置为
引起所述多频率反射，以与所述迹线中的至少一些但非全部的宽带
反射相消地干涉。
3.根据权利要求1所述的电路封装，其中所述迹线具有迹线阻
抗并且其中所述短截线为预定长度并且具有短截线阻抗，所述短截
线阻抗不同于所述迹线阻抗。
4.根据权利要求1所述的电路封装，其中所述迹线被配置为承
载具有多个频率分量的宽带信号。
5.根据权利要求1所述的电路封装，其中所述迹线被配置为承
载包括量级达到25千兆赫的多个频率分量的宽带信号。
6.根据权利要求1所述的电路封装，其中每个迹线进一步包括
参考平面返回路径，所述参考平面返回路径电磁耦合至所述迹线并
且被配置为提供等势面。
7.根据权利要求6所述的电路封装，其中所述参考平面返回路
径是接地平面。
8.根据权利要求1所述的电路封装，其中所述短截线沿着所述
迹线进行定位，从而减少所述第一端子和所述第二端子之间的信号
损耗。
9.根据权利要求1所述的电路封装，其中所述短截线为预定长

\t度并且被配置为减少所述第一端子和所述第二端子之间的信号损
耗。
10.根据权利要求1所述的电路封装，其中所述短截线具有预定
阻抗并且被配置为减少所述第一端子和所述第二端子之间的信号损
耗。
11.根据权利要求1所述的电路封装，其中所述短截线被配置为
通过包括以下各项中的至少一项来改善宽带插入损耗/回波损耗：沿
着所述迹线的纵向长度的所述短截线被定位的位置、所述短截线的
阻抗以及所述短截线的大小。
12.根据权利要求1所述的电路封装，其中所述短截线被配置为
在保持插入损耗偏差低于第一预定值的同时改善预定带宽上的插入
损耗。
13.根据权利要求1所述的电路封装，其中所述短截线被配置为
在保持所述回波损耗低于第二预定值的同时改善正向损耗标度上的
回波损耗。
14.根据权利要求1所述的电路封装，进一步包括分别具有第一
寄生电容和第二寄生电容的信号输入端口和信号输出端口，并且所
述信号输入端口和所述信号输出端口之间的信号损耗通过在所述预
定位置定位预定长度和阻抗的所述短截线而得以减少，所述短截线
被配置为引...

【专利技术属性】
技术研发人员：L·本阿尔特西，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：巴巴多斯;BB