一种基于PowerPC和FPGA构架的高速数据记录仪制造技术

一种基于PowerPC和FPGA构架的高速数据记录仪，属于数据存储装置领域。包括PowerPC控制电路、FPGA控制电路、硬盘、网卡、DDRШ、FLASH存储器、UART和开关电路，其特征在于：所述硬盘为SATA硬盘，通过SATA总线与PowerPC控制电路相连接；所述DDRШ通过DDR3总线与PowerPC控制电路相连接；所述FLASH存储器通过并行总线与PowerPC控制电路相连接；所述FPGA控制电路通过并行总线与PowerPC控制电路相连接；所述UART和开关电路均与FPGA控制电路相连接；所述FPGA控制电路设置有IRIG-B对时接口；所述PowerPC控制电路设置有多路网卡。本实用新型专利技术所述的数据记录仪实现了数据记录的高速、精确和可靠，且本实用新型专利技术所述的数据记录仪结构简单、功耗低，可广泛应用于工业控制，航空航天，军事等领域，具有很大的推广应用空间。

【技术实现步骤摘要】

本技术属于数据存储装置领域，尤其涉及一种基于PowerPC和FPGA构架的高速数据记录仪。
技术介绍
随着科技的快速进步，以及物联网技术的发展，在我们的日常生活与工作总出现大量的数据信息需要被记录，进入到了一个真正意义上的大数据时代。目前，市场上最常见的数据记录仪的记录速度大多在几百KByte每秒，且因为配套存储设备的限制很难实现数据的长时间高速记录，同时常见的数据记录仪中没有高精度的时标，无法对数据做精确的时间标定，影响了对于所记录数据的后期精细化分析处理。
技术实现思路
本技术旨在解决上述问题，提供一种基于PowerPC和FPGA构架的高速、大容量和低功耗的数据记录仪。一种基于PowerPC和FPGA构架的高速数据记录仪，包括PowerPC控制电路、FPGA控制电路、硬盘、网卡、DDRII1、FLASH存储器、UART和开关电路，其特征在于:所述硬盘为SATA硬盘,通过SATA总线与PowerPC控制电路相连接；用于数据信息的存储。所述DDRIII通过DDR3总线与PowerPC控制电路相连接；所述FLASH存储器通过并行总线与PowerPC控制电路相连接；所述FPGA控制电路通过并行总线与PowerPC控制电路相连接；为PowerPC控制电路提供时标彳目息。所述UART和开关电路均与FPGA控制电路相连接；UART即通用异步收发传输器，将多路数据通过UART传输到FPGA进行处理。所述FPGA控制电路设置有IRIG-B对时接口 ；给数据信息提供时标信息。所述PowerPC控制电路设置有多路网卡，接收通过网卡输入的数据信息，并将接收到的信息打包。本技术所述硬盘设置有两个，分别为第一硬盘和第二硬盘，接收到的数据同时被送到两个硬盘中，进行双冗余存储，保障数据的可靠性。本技术所述的FPGA通过IRIG-B对时接口对数据包的时间标记精度小于Iys0本技术所述UART设置有10路。本技术所述网卡设置有3个。本技术所述网卡为1000Mbps网卡。本技术所述PowerPC控制电路与FPGA控制电路之间通过DMA方式进行数据传输。本技术所述记录仪的工作温度范围为:-55°C ~85°C。本技术所述记录仪的数据写入速度大于70MBps。本技术所述记录仪的功耗小于5W。本技术所述的基于PowerPC和FPGA构架的高速数据记录仪,通过PowerPC和FPGA构架的结合，能够实现大容量数据的接收和记录，同时对数据进行精确的时间标定，并将数据进行双冗余的记录，实现了数据记录的高速、精确和可靠，且本技术所述的数据记录仪结构简单、功耗低，可广泛应用于工业控制，航空航天，军事等领域，具有很大的推广应用空间。【附图说明】图1为本技术的结构示意图。【具体实施方式】一种基于PowerPC和FPGA构架的高速数据记录仪，包括PowerPC控制电路、FPGA控制电路、硬盘、网卡、DDRII1、FLASH存储器、UART和开关电路，其特征在于:所述硬盘为SATA硬盘，通过SATA总线与PowerPC控制电路相连接；用于数据信息的存储。所述DDRIII通过DDR3总线与PowerPC控制电路相连接；所述FLASH存储器通过并行总线与PowerPC控制电路相连接；所述FPGA控制电路通过并行总线与PowerPC控制电路相连接；为PowerPC控制电路提供时标彳目息。所述UART和开关电路均与FPGA控制电路相连接；UART即通用异步收发传输器，将多路数据通过UART传输到FPGA进行处理。所述FPGA控制电路设置有IRIG-B对时接口 ；给数据信息提供时标信息。所述PowerPC控制电路设置有多路网卡，接收通过网卡输入的数据信息，并将接收到的信息打包。本技术所述硬盘设置有两个，分别为第一硬盘和第二硬盘，接收到的数据同时被送到两个硬盘中，进行双冗余存储，保障数据的可靠性。所述的FPGA通过IRIG-B对时接口对数据包的时间标记精度小于I μ S。所述UART设置有10路。所述网卡设置有3个。所述网卡为1000Mbps网卡。所述PowerPC控制电路与FPGA控制电路之间通过DMA方式进行数据传输。PowerPC控制电路和FPGA控制电路为本技术的核心，实时度高的事件处理由FPGA完成，其它事件的处理由PowerPC处理器完成。使用FPGA进行UART和IRIG-B解码，并用IRIG-B解码信号进行内部对时，FPGA完成UART及开关量信号的打包，并在其中加入时标信息。IRIG-B对时信号输入到FPGA中，FPGA根据其准时沿同步系统内部时钟的秒的零时刻，同时FPGA对IRIG-B进行解码，将解码得到的年、日、时、分、秒信息写自己内部的相应的寄存器，并将ms、μ s寄存器清零。多路UART的接收和解码也由FPGA完成，FPGA对接收到的UART及开关量数据打包并加入时标，并通过并行总线用DMA方式传送给PowerPC处理器，由PowerPC处理器写入硬盘。PowerPC处理器为Freescale公司的低功耗处理器P1010,因此本技术所述的数据记录仪的功耗小于5W。所述的3路1000M网卡，可用以接收网络信号，它将接收到的网络信号打包，并从FPGA中读出时标信息加入数据包中，然后将数据报存入硬盘中，每秒可向每个SATA硬盘中写入超过70MB的数据。同时将数据存储到两个不同的硬盘中，保证了记录的可靠性。本装置的工作温度可达_55°C?85°C，具有广泛的应用领域，实现了数据记录的高速、精确和可靠。【主权项】1.一种基于PowerPC和FPGA构架的高速数据记录仪，包括PowerPC控制电路、FPGA控制电路、硬盘、网卡、DDRII1、FLASH存储器、UART和开关电路，其特征在于: 所述硬盘为SATA硬盘，通过SATA总线与PowerPC控制电路相连接； 所述DDRIII通过DDR3总线与PowerPC控制电路相连接； 所述FLASH存储器通过并行总线与PowerPC控制电路相连接； 所述FPGA控制电路通过并行总线与PowerPC控制电路相连接； 所述UART和开关电路均与FPGA控制电路相连接； 所述FPGA控制电路设置有IRIG-B对时接口 ； 所述PowerPC控制电路设置有多路网卡。2.如权利要求1所述的基于PowerPC和FPGA构架的高速数据记录仪,其特征在于所述硬盘设置有两个，分别为第一硬盘和第二硬盘。3.如权利要求1所述的基于PowerPC和FPGA构架的高速数据记录仪,其特征在于所述FPGA通过IRIG-B对时接口对数据包的时间标记精度小于I μ S。4.如权利要求1所述的基于PowerPC和FPGA构架的高速数据记录仪,其特征在于所述UART设置有10路。5.如权利要求1所述的基于PowerPC和FPGA构架的高速数据记录仪,其特征在于所述网卡设置有3个。6.如权利要求1或5所述的基于PowerPC和FPGA构架的高速数据记录仪,其特征在于所述网卡为100Mbps网卡。7.如权利要求1所述的基于PowerPC和FPGA构架的高速数据记录仪,其特征在于所述PowerPC控制电路与FPGA控制电路之间通过DMA方式进行数据传本文档来自技高网...

【技术保护点】
一种基于PowerPC和FPGA构架的高速数据记录仪，包括PowerPC控制电路、FPGA控制电路、硬盘、网卡、DDRШ、FLASH存储器、UART和开关电路，其特征在于：所述硬盘为SATA硬盘，通过SATA总线与PowerPC控制电路相连接；所述DDRШ通过DDR3总线与PowerPC控制电路相连接；所述FLASH存储器通过并行总线与PowerPC控制电路相连接；所述FPGA控制电路通过并行总线与PowerPC控制电路相连接；所述UART和开关电路均与FPGA控制电路相连接；所述FPGA控制电路设置有IRIG‑B对时接口；所述PowerPC控制电路设置有多路网卡。

【技术特征摘要】

【专利技术属性】
技术研发人员：王一凡，
申请(专利权)人：西安奇维科技股份有限公司，
类型：新型
国别省市：陕西;61