本实用新型专利技术涉及一种CameraLink-DVI视频转换器。一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成；FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。本实用新型专利技术主要包含两部分电平转换，以及一部分FPGA；视频不同接口间格式变换电路设计简化，电路设计风险降低，而且FPGA内部逻辑设计灵活，可根据不同需求进行变换。
【技术实现步骤摘要】
本技术涉及一种视频转换器，具体涉及一种CameraLink-DVI视频转换器。
技术介绍
随着人们对视频图像在高清晰度、高帧率、高传输带宽等方面的需求日益提高，目前市面上出现了非常多的高清高速视频接口设备，比如HDM1、DVI等显示设备，CameraLink是基于Channel Link技术发展而来的用于传输视频图像数据的新技术，相对CameraLink接口来说，HDMI与DVI等常用显示接口的传输带宽可与CameraLink接口的传输带宽匹配，但图像数据格式和接口方式不同。市面上还未有相应接口的显示设备。目前只能将CameraLink接口转换成现有高清高速显示设备接口的形式进行显示:一种方案是先将CameraLink接口输出的视频数据采集存储成视频文件，然后交由计算机的显卡来输出到相应接口的显示设备上；另一种方案是采用纯硬件电路来设计相应的接口转换板，从而实现与相应接口的显示设备进行互连显示。针对以上两种方案，第一种方案需要一块CameraLink接口的视频采集卡，进而需要一台计算机进行辅助显示，不能直接实现与显示设备的互连显示；而第二种方案所设计的硬件电路较复杂，设计风险较大，而且针对不同接口的显示设备还要设计不同的电路板来分别实现，无形中带来的设计成本也较高。
技术实现思路
为了解决上述问题，本技术旨在提出一种结构简单、电路设计风险降低的CameraLink-DVI视频转换器。本技术的技术方案在于:一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成；FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。所述的信号解析模块由依次串联的第一信号同步模块以及解串器模块组成。所述的信号编码模块由编码转换器模块、变速器模块、时钟管理模块、串行化模块以及第二信号同步模块组成；其中，解串器模块分别通过编码转换器模块以及时钟管理模块依次连接变速器模块以及串行化模块；串行化模块通过及第二信号同步模块连接DVI接口专用电平转换芯片。所述的信号传输模块由RGB信号转换器、并行数据接口管理器以及通讯单元组成；并行数据接口管理器通过通讯单元分别连接CameraLink接口专用电平转换芯片以及DVI接口专用电平转换芯片。所述的并行数据接口管理器与CameraLink接口专用电平转换芯片之间通过I2C通信单元连接。所述的并行数据接口管理器与DVI接口专用电平转换芯片之间通过通讯管理单元连接。所述的信号编码模块中，解串器模块由第一解串器、第二解串器、第三解串器、第四解串器以及第五解串器组成。所述的编码转换器模块由第一编码转换器、第二编码转换器以及第三编码转换器组成；变速器模块由第一变速器、第二变速器以及第三变速器组成；串行化模块由第一串行化模块、第二串行化模块以及第三串行化模块组成；其中，第一解串器依次连接第一编码转换器、第一变速器以及第一串行化模块，第二解串器依次连接第二编码转换器、第二变速器以及第二串行化模块，第三解串器依次连接第三编码转换器、第三变速器以及第三串行化模块，第四解串器与第一编码转换器、第二编码转换器以及第三编码转换器分别相连；第五解串器与第一编码转换器、第二编码转换器、第三编码转换器以及时钟管理模块分别相连；时钟管理模块另一端分别连接第一变速器、第二变速器、第三变速器、第一串行化模块、第二串行化模块以及第三串行化模块。所述的编码转换器均选用8b/10b编码转换器。本技术的技术效果在于:本专利技术主要包含两部分电平转换，以及一部分FPGA ;视频不同接口间格式变换电路设计简化，电路设计风险降低，而且FPGA内部逻辑设计灵活，可根据不同需求进行变换。【附图说明】图1为CameraLink输入接口电平转换示意图。图2是FPGA内部逻辑格式变换示意图。图3为信号编码模块的局部放大图。图4是DVI输出接口电平转换示意图。【具体实施方式】 一种CameraLink-DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成；FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。其中，信号解析模块由依次串联的第一信号同步模块以及解串器模块组成。信号编码模块由编码转换器模块、变速器模块、时钟管理模块、串行化模块以及第二信号同步模块组成；其中，解串器模块分别通过编码转换器模块以及时钟管理模块依次连接变速器模块以及串行化模块；串行化模块通过及第二信号同步模块连接DVI接口专用电平转换芯片。信号传输模块由RGB信号转换器、并行数据接口管理器以及通讯单元组成；并行数据接口管理器通过通讯单元分别连接CameraLink接口专用电平转换芯片以及DVI接口专用电平转换芯片。并行数据接口管理器与CameraLink接口专用电平转换芯片之间通过I2C通信单元连接。并行数据接口管理器与DVI接口专用电平转换芯片之间通过通讯管理单元连接。信号编码模块中，解串器模块由第一解串器、第二解串器、第三解串器、第四解串器以及第五解串器组成。编码转换器模块由第一编码转换器、第二编码转换器以及第三编码转换器组成；变速器模块由第一变速器、第二变速器以及第三变速器组成；串行化模块由第一串行化模块、第二串行化模块以及第三串行化模块组成；其中，第一解串器依次连接第一编码转换器、第一变速器以及第一串行化模块，第二解串器依次连接第二编码转换器、第二变速器以及第二串行化模块，第三解串器依次连接第三编码转换器、第三变速器以及第三串行化模块，第四解串器与第一编码转换器、第二编码转换器以及第三编码转换器分别相连；第五解串器与第一编码转换器、第二编码转换器、第三编码转换器以及时钟管理模块分别相连；时钟管理模块另一端分别连接第一变速器、第二变速器、第三变速器、第一串行化模块、第二串行化模块以及第三串行化模块。编码转换器均选用8b/10b编码转换器。在图1中，完成CameraLink输入信号的电平转换，Base型CameraLin当前第1页1 2 本文档来自技高网...
【技术保护点】
一种CameraLink‑DVI视频转换器，该转换器由FPGA模块以及与FPGA模块分别连接的CameraLink接口专用电平转换芯片和DVI接口专用电平转换芯片组成；其特征在于：FPGA模块分为信号解析模块、信号传递模块以及信号编码模块；信号解析模块与信号传输模块、信号编码模块分别连接；信号解析模块与CameraLink接口专用电平转换芯片相连；信号编码模块与DVI接口专用电平转换芯片连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：苏本斌，
申请(专利权)人：西安奇维科技股份有限公司，
类型：新型
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。