用于更新集成电路中的配置数据的电路和方法技术

本发明专利技术涉及用于更新集成电路中的配置数据的电路和技术。一种操作集成电路的方法可以包括经由例如外围组件互连高速(PCIe)协议的输入输出协议接收更新请求。当接收所述更新请求时，将所述集成电路置于更新模式下。将状态信息存储在所述集成电路上的预定义寄存器中，并且随后可以更新所述集成电路上的配置数据。将断言的更新模式信号存储在所述集成电路上的状态寄存器中以表明所述集成电路处于所述更新模式下。所述配置数据可以包括核心配置部分和外围配置部分。当所述集成电路处于所述更新模式下时，仅更新所述核心配置，同时可以保存所述外围配置部分。

【技术实现步骤摘要】
用于更新集成电路中的配置数据的电路和方法本申请要求2013年10月21日申请的第14/058,935号美国专利申请案的优先权，所述申请案在此以全文引用的方式并入本文中。
技术介绍
例如现场可编程门阵列(FPGA)、复杂可编程逻辑装置(CPLD)以及其类似装置的可编程集成电路装置可以用于实施多种功能。作为一个实例，FPGA装置可以经配置以基于不同用户设计执行各种用户功能。集成电路装置一般包括核心区域和外围区域。一个用户设计配置因此可以被分成两个图像：核心配置图像和外围配置图像。核心配置图像用于配置核心区域中的逻辑元件或逻辑块，而外围配置图像用于配置例如输入输出寄存器、收发器块等的外围元件。为了配置一个装置，电路设计者可以通过多种可用的输入输出协议(例如，外围组件互连高速(PCIe)协议)将外围图像和核心图像加载到装置上。通常，电路设计者可以在稍后阶段调节和更新设计(例如，以便满足将来的应用需求)，并且可以因此将经更新的核心配置图像加载到装置上。当经更新的核心配置图像被加载到装置上时，重置装置。当装置被重置时，可能会丢失应用数据或状态信息。因此，一旦重置装置，即使尚未更新外围配置图像，可以特定于应用的外围设置(例如，收发器校准信息)也可能被重置或重写为默认设置。这在本文所描述的实施例出现的此情形内。
技术实现思路
本专利技术提供了用于更新集成电路中的配置数据的电路和技术。本专利技术的实施例包括使得在不丢失状态信息或专用设置的情况下允许更新集成电路装置的配置的电路和技术。应了解，本专利技术可以多种方式实施，例如程序、设备、系统或装置。下文描述了本专利技术的几个创造性实施例。操作集成电路的方法可以包括经由输入输出协议接收更新请求。作为一个实例，集成电路可以在用户模式下操作并且当在用户模式下时可以经由外围组件互连高速(PCIe)协议接收更新请求。当接收更新请求时，集成电路被置于更新模式下。在更新集成电路上的配置数据之前，将状态信息存储在集成电路中的预定义寄存器中。将断言的(asserted)更新模式信号存储在集成电路上的状态寄存器中以表明集成电路已(或曾经)被置于更新模式下。当集成电路处于更新模式下时，可以保留其配置数据的一部分。操作集成电路的方法可以包括当集成电路处于更新(或初始化)模式下时将集成电路置于用户模式下。从状态寄存器检索到断言的状态信号。集成电路可以包括用于存储状态信息的多种预定义寄存器。当已经从状态寄存器中检索到断言的状态信号时，随后可以检索到存储在预定义寄存器中的先前状态信息。随后将检索到的先前状态信息恢复到集成电路核心区域中的核心寄存器中。集成电路可以包括输入输出协议电路，所述输入输出协议电路从芯片外元件接收配置数据。当集成电路在用户模式下操作时(例如，在正常操作期间)可以接收配置数据。集成电路可以进一步包括专用状态寄存器和多个预定义存储元件。专用状态寄存器用于基于接收到的配置数据存储断言的状态信号，而预定义存储元件用于存储先前状态信息。集成电路的核心区域中的控制器电路可以经调适以利用接收到的配置数据对集成电路的至少一部分进行配置。附图说明图1为根据本专利技术的一个实施例的集成电路的简化框图。图2示出了根据本专利技术的实施例的耦接到配置装置和主机系统的说明性集成电路装置。图3示出了根据本专利技术的实施例的说明性外围组件互连高速(PCIe)电路，其具有用于存储状态信息的预定义寄存器和专用状态模式寄存器。图4示出了根据本专利技术的实施例的用于更新集成电路中的配置数据的说明性步骤。图5示出了根据本专利技术的实施例的用于将先前状态信息和应用数据恢复到集成电路中的说明性步骤。具体实施方式本文中所提供的实施例包括用以更新集成电路(IC)中的配置数据并且在完成更新操作时使IC恢复到其先前已知状态的电路和技术。然而，对于所属领域的技术人员将显而易见的是，可以在没有这些具体细节中的一些或全部的情况下实践本示例性实施例。在其他情况下，并未详细描述众所周知的操作以免不必要地混淆本实施例。例如现场可编程门阵列(FPGA)装置的IC装置一般尤其包括存储器模块、逻辑块、时钟生成电路和输入输出元件。图1(意图为说明性的且非限制性的)示出了可以实施本专利技术的实施例的IC100的简化框图。IC100包括位于IC100的外围区域处的核心逻辑区域115和输入输出元件110。用于时钟生成和时钟同步的其他辅助电路，例如锁相回路(PLL)125，可以位于外围区域中，与输入输出元件110相邻。应注意，如IC100的单个装置可以潜在地支持多个不同的接口，并且每个单独的输入输出组110可以用不同的接口或协议(例如，高速串行接口协议)支持不同的输入输出标准。信号可以通过输入输出元件110从核心逻辑区域115(和IC100上的其他逻辑块)传输到外部电路或可以连接到IC100的其他组件中。因此，从外部电路接收到的在输入输出元件110处的信号可以从输入输出元件110路由到核心逻辑区域115或IC100上的其他逻辑块(未示出)。核心逻辑区域115随后可以基于接收到的信号执行功能。核心逻辑区域115可以填充有逻辑单元，所述逻辑单元除了电路以外可以包括“逻辑元件”(LE)117或核心寄存器。LE117可以进一步包括基于查阅表的逻辑区域并且可以被分组为“逻辑阵列块”(LAB)。LE117和LE或LAB群组可以经配置以执行用户所需的逻辑功能。作为一个实例，核心逻辑区域115可以进一步包括可以用来保持配置数据并且提供不同逻辑信号的随机存取存储器(RAM)元件，例如静态随机存取存储器(SRAM)单元、配置RAM(CRAM)位、查阅表RAM(LUTRAM)单元。加载到核心逻辑区域115中的配置存储器中的配置数据因此可以用于产生控制信号，所述控制信号配置LE117以及LE和LAB群组中的任一者以执行所需逻辑功能。在一个已知布置中，用于配置IC装置100的配置数据可以分成核心配置数据和外围配置数据。核心配置数据包括核心逻辑区域115内的LE117(或其他块)的配置信息，而外围配置数据包括IC100的外围区域中的电路或逻辑元件的配置设置(例如，输入输出元件110、时钟校准设置等)。配置数据可以通过IC100支持的不同协议加载到IC100中，所述协议例如，外围组件互连高速(PCIe)协议。因此，加载到IC100中的配置数据可以按需要进行更新(例如，可以重写例如核心配置数据的配置数据的一部分，同时可以保留例如外围配置数据的另一部分)。图2示出了根据本专利技术的实施例的耦接到配置装置205和主机系统210的说明性IC装置200。配置数据一般经由配置装置205加载到IC装置200上。或者，代替使用例如配置装置205的外部闪存或存储器模块，IC装置200可以使用主机系统210进行配置。在一个实施例中，主机系统210可以是经由链路205耦接到IC200的计算机系统的中央处理单元(CPU)。作为一个实例，链路205可以是PCIe连接器并且输入输出电路212适合PCIe协议。配置数据可以经由链路205从主机系统210加载到IC200。在被传输到控制器电路215之前，配置数据在输入输出电路212处接收，控制器电路215随后利用接收到的配置数据对核心区域218进行配置。应注意，在本文中未详细描述更新核心区域218中的配置信息(本文档来自技高网...

【技术保护点】
一种操作集成电路的方法，所述方法包含：经由输入输出协议在所述集成电路处接收更新请求；响应于接收所述更新请求，将所述集成电路置于更新模式下；将状态信息存储在多个预定义寄存器中；在所述存储所述状态信息之后，更新所述集成电路的配置数据；以及将断言的更新模式信号存储在所述集成电路上的状态寄存器中。

【技术特征摘要】
2013.10.21 US 14/058,9351.一种操作集成电路的方法，所述方法包含：经由输入输出协议在所述集成电路处接收更新请求；响应于接收所述更新请求，将所述集成电路置于更新模式下；将状态信息存储在多个预定义寄存器中；在存储所述状态信息之后，更新所述集成电路的配置数据；以及将断言的更新模式信号存储在所述集成电路上的状态寄存器中。2.根据权利要求1所述的方法，其中所述输入输出协议包含外围组件互连高速(PCIe)协议，所述外围组件互连高速协议包括多个配置空间寄存器(CSR)，并且其中所述接收所述更新请求包含：经由所述PCIe协议接收数据包，其中所述数据包包含包头；基于所述包头识别所述数据包中的信息的类型；以及响应于识别所述数据包中的配置数据，将所述数据包传输到所述多个CSR中。3.根据权利要求2所述的方法，其中所述多个配置空间寄存器(CSR)包括所述状态寄存器和所述多个预定义寄存器，所述方法进一步包含：将来自所述集成电路的核心区域的用户数据存储到所述多个预定义寄存器中。4.根据权利要求1所述的方法，其中在将所述集成电路置于所述更新模式下之前，将所述状态信息存储在所述多个预定义寄存器中，所述方法进一步包含：将所述集成电路置于用户模式下；从所述状态寄存器检索所述断言的更新模式信号；以及响应于所述断言的更新模式信号，恢复存储在所述多个预定义寄存器中的所述状态信息。5.根据权利要求4所述的方法，其中当所述集成电路处于所述用户模式下时接收所述更新请求。6.根据权利要求1所述的方法，其进一步包含：在将所述状态信息存储在所述多个预定义寄存器中之前，使用压缩电路压缩所述状态信息。7.根据权利要求1所述的方法，其中所述配置数据包含核心配置数据和外围配置数据，并且其中更新所述集成电路的所述配置数据包含：仅更新所述核心配置数据，同时保存所述外围配置数据。8.一种操作集成电路的方法，所述方法包含：当所述集成电路处于第一模式下时，将所述集成电路置于不同于所述第一模式的第二模式下；检索存储在状态寄存器中的断言的状态信号；响应于所述断言的状态信号，检索存储在多个预定义寄存器中的先前状态信息；以及将所述先前状态信息恢复到所述集成电路的核心区域中的多个寄存器中。9.根据权利要求8所述的方法，其中所述第一模式包含更新模式，并且其中所述第二模式包含用户模式，所述方法进一步包含：当所述集成电路处于所述用户模式下时，经由输入输出协议在所述集成电路处接收更新请求；响应于接收所述更新请求，将所述集成电路置于所述更新模式下；以及在存储所述先前状态信息之后更新所述集成电路的配置数据。10.根据权利要求9所述的方法，其进一步包含：在将所述集成电路置于所述更新模式下之前，将所述断言的状态信号存储在所述状态寄存器中。11.根据权利要求9所述的方法，其进一步包含：在更新所述配置数据之前，将所述先前状态信息...

【专利技术属性】
技术研发人员：T·M·吕，T·L·宋，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US