数据高速缓冲存储器预取提示制造技术

本公开提供了一种使用预取提示的方法和装置。所述方法的一个实施方案包括：在与第一高速缓冲存储器(120)相关联的第一预取器(150)处，绕过发出对从所述第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求。所述数目被指示在从与第二高速缓冲存储器(125)相关联的第二预取器(140)接收的请求中。所述方法的这个实施方案还包括从所述第一预取器发出对从所绕过的存储器地址后的存储器地址预取数据的请求。

【技术实现步骤摘要】
【国外来华专利技术】数据高速缓冲存储器预取提示
技术介绍
本申请大体涉及基于处理器的系统，并且更具体地涉及在基于处理器的系统中的数据高速缓冲存储器预取过程中提供提示。许多处理设备利用高速缓冲存储器来减少访问存储器中存储的信息所需要的平均时间。高速缓冲存储器是存储预期将会相对频繁使用的指令或数据的副本的较小且较快速的存储器。例如，中央处理单元(CPU)一般与高速缓冲存储器或高速缓冲存储器元件的分层结构相关联。其它处理器如图形处理单元或加速处理单元也可实施高速缓冲存储器系统。预期将由CPU使用的指令或数据从主存储器移动(相对较大且较慢地)到高速缓冲存储器中。当CPU需要对主存储器中的位置进行读出或写入时，所述CPU首先检查所需存储器位置的副本是否包括在高速缓冲存储器中。如果这个位置包括在高速缓冲存储器中(高速缓冲存储器命中)，那么CPU可对高速缓冲存储器位置中的副本执行读出或写入操作。如果这个位置不包括在高速缓冲存储器中(高速缓冲存储器未命中)，那么CPU需要访问主存储器中存储的信息，并且在一些情况下，所述信息可从主存储器复制并添加到高速缓冲存储器。高速缓冲存储器的适当配置和操作可将存储器访问的平均时延减少到低于主存储器时延且接近高速缓冲存储器时延的值。在从高速缓冲存储器请求行中的信息之前，可使用预取器来将这些行填充在高速缓冲存储器中。预取器可监测与CPU中运行的应用程序相关联的存储器请求，并且使用监测到的请求来确定或预测CPU有可能要访问主存储器中的特定存储器地址序列。例如，预取器可通过监测存储先前高速缓冲存储器未命中的地址的未命中地址缓冲器来检测CPU所进行的顺序存储器访问。随后，预取器在未命中地址缓冲器中由顺序存储器访问确定的序列(和方向)中、从主存储器中的位置获取信息，并且将这个信息存储在高速缓冲存储器中以使得所述信息在其被CPU请求之前是可用的。预取器可跟踪多个流，并且针对不同的流而独立地预取数据。
技术实现思路
所公开的主题旨在解决上文所阐述的问题中的一个或多个的影响。下文呈现对所公开的主题的简化概述，以便提供对所公开的主题的一些方面的基本理解。这个概述并非是所公开的主题的详尽概括。它不意图标识所公开的主题的关键或决定性元素、或划出所公开的主题的范围。它的唯一目的是以简化形式呈现一些概念，以作为下文所提及的更详细的描述的序言。在一个实施方案中，一种方法提供用于数据高速缓冲存储器预取提示。所述方法的一个示例性实施方案包括在与第一高速缓冲存储器相关联的第一预取器处绕过发出对从第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求。所述数目被指示在从与第二高速缓冲存储器相关联的第二预取器接收的请求中。所述方法的这个实施方案还包括从所述第一预取器发出对从所绕开的存储器地址后的存储器地址预取数据的请求。在另一实施方案中，一种装置提供用于数据高速缓冲存储器预取提示。所述装置的一个示例性实施方案包括第一预取器，所述第一预取器可配置来绕过发出对从第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求。所述数目被指示在从与第二高速缓冲存储器相关联的第二预取器接收的请求中。所述第一预取器的所述示例性实施方案可配置来发出对从所绕过的存储器地址后的存储器地址预取数据的请求。在另一实施方案中，一种基于处理器的系统提供用于数据高速缓冲存储器预取提示。所述基于处理器的系统的一个示例性实施方案包括存储器、与存储器相关联的第一高速缓冲存储器、用于将数据预取到第一高速缓冲存储器中的第一预取器、与第一高速缓冲存储器相关联的第二高速缓冲存储器、以及用于将数据预取到第二高速缓冲存储器中的第二预取器。所述第一预取器可配置来绕过发出对从第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求。所述数目被指示在从第二预取器接收的请求中。所述第一预取器可配置来发出对从所绕过的存储器地址后的存储器地址预取数据的请求。在另一实施方案中，计算机可读介质包括指令，所述指令在执行时可配置用来制作半导体设备的制作过程，所述半导体设备包括集成电路，所述集成电路包括第一预取器，所述第一预取器可配置来绕过发出对从第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求。所述数目被指示在从与第二高速缓冲存储器相关联的第二预取器接收的请求中。所述第一预取器可配置来发出对从所绕过的存储器地址后的存储器地址预取数据的请求。附图说明所公开的主题可以结合附图参考以下描述进行理解，其中类似参考数字指代类似元素，并且其中：图1概念性地示出可形成于半导体晶圆中或半导体晶圆上的半导体设备的第一示例性实施方案；图2概念性地示出预取器(如图1所示L1预取器或L2预取器)的一个示例性实施方案；图3概念性地示出用于分配预取流并使用预取标记来标识超前窗口(look-aheadwindow)的方法的一个示例性实施方案；图4概念性地示出包括可设标记并预取的地址序列的预取流的第一示例性实施方案；图5概念性地示出与预取流相关联的地址序列的一个示例性实施方案；图6概念性地示出预取流条目的一个示例性实施方案；图7概念性地示出使用预取标记来分配预取流和识别超前窗口的方法的一个示例性实施方案；图8A概念性地示出与预取流相关联的地址序列的一个示例性实施方案；以及图8B概念性地示出图8A的与预取流相关联的地址序列的另一示例性实施方案。虽然所公开的主题可被修改并可采用替代形式，但其特定实施方案已在附图中以举例方式示出并且在本文中详细描述。然而，应当理解，本文对特定实施方案的描述并不意图将所公开的主题限制于所公开的特定形式，而相反地，本专利技术将涵盖落在所附权利要求书的范围内的所有修改、等效物和替代形式。具体实施方式下文描述说明性实施方案。为了清晰，并非实际实现形式的所有特征都在本说明书中进行描述。当然，应当了解，在开发任何此类实际实施方案中，应做出大量特定于实现形式的决策来实现开发人员的特定目标，如对系统相关和业务相关的约束的符合性，这些目标将在各个实现形式之间有所不同。此外，应当了解，此类开发努力可能非常复杂、耗时，但是无论如何，对受益于本公开的普通技术人员而言，这类开发努力仍是日常工作内容。描述和附图仅示出所要求保护的主题的原理。应当了解，本领域的技术人员可能能够想出各种布置，尽管在本文中没有明确地描述或示出，但这些布置会体现本文所描述的原理并且可包括在所要求保护的主题的范围内。此外，本文所引用的所有实例主要意图帮助读者理解所要求保护的主题的原理和由专利技术人提供的促进技术的构想，并且应解释为并不对此类特别引用的实例和条件。所公开的主题参照附图进行描述。仅仅出于解释目的并且为了不使本领域的技术人员所熟知的细节对本专利技术造成模糊，在附图中示意性地描绘各种结构、系统和设备。不过，附图仍被包括来描述和解释所公开的主题的说明性实例。本文所使用的词语和短语应理解并解释为具有与相关领域的技术人员对这些词语和短语的理解相一致的含义。术语或短语的特殊定义、即与本领域的技术人员所理解的普通常规意思不同的定义都不意图通过本文中的术语或短语的一致用法进行暗示。就术语或短语意图具有特殊含义、即不同于本领域的技术人员所理解的含义而言，这种特殊定义在本说明书中以直接明了地为术语或短语提供特殊定义的定义方式明确本文档来自技高网...

【技术保护点】
一种方法，其包括：在与第一高速缓冲存储器(120)相关联的第一预取器(150)处，绕过发出对从所述第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求，其中所述数目被指示在从与第二高速缓冲存储器(125)相关联的第二预取器(140)接收的请求中；以及从所述第一预取器发出对从所绕过的存储器地址后的存储器地址预取数据的请求。

【技术特征摘要】
【国外来华专利技术】2012.08.17 US 13/588,6221.一种数据高速缓冲存储器预取提示的方法，其包括：在与第一高速缓冲存储器(120)相关联的第一预取器(150)处，绕过发出对从所述第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求，其中所述数目被指示在从与第二高速缓冲存储器(125)相关联的第二预取器(140)接收的请求中，且其中所述数目是基于在所述第二预取器处一定数目的未完成预取请求；以及从所述第一预取器发出对从所绕过的存储器地址后的存储器地址预取数据的请求。2.如权利要求1所述的方法，其进一步包括响应于检测到对至少一个第一地址的至少一个高速缓冲存储器未命中，在所述第一预取器处，确定用于将数据预取到所述第一高速缓冲存储器的行中的所述存储器地址序列，其中所述地址序列相对于所述至少一个第一地址来确定。3.如权利要求1所述的方法，其进一步包括存储指示在所述第二预取器处未完成预取请求的所述数目的信息。4.如权利要求3所述的方法，其中存储指示未完成预取请求的所述数目的所述信息包括：响应于所述第二预取器发出预取请求来对一定数目的未决预取请求计数，并且将一定数目的未决预取请求附加到与所述第二预取器发出的所述预取请求相关联的流条目(600)。5.如权利要求1所述的方法，其中：所述存储器地址序列由对应多个标记(615)指示，其中绕过发出对从所述数目的存储器地址预取数据的请求包括：留下对应于所绕过的数目的存储器地址的一定数目的所述标记未被设置，并且设置至少一个后续标记来指示对所述对应的存储器地址的未决预取请求；以及发出对预取数据的所述请求包括：发出对从对应于已设置的所述至少一个后续标记的所述存储器地址预取数据的请求。6.一种用于数据高速缓冲存储器预取提示的装置，其包括：第一预取器(150)，其可配置来绕过发出对从所述第一预取器确定的存储器地址序列中的一定数目的存储器地址预取数据的请求，其中所述数目被指示在从与第二高速缓冲存储器(125)相关联的第二预取器(140)接收的请求中，且其中所述数目是基于在所述第二预取器处一定数目的未完成预取请求，并且其中所述第一预取器可配置来发出对从所绕过的存储器地址后的存储器地址预取数据的请求。7.如权利要求6所述的装置，其进一步包...

【专利技术属性】
技术研发人员：D·W·麦考利，S·P·汤普森，
申请(专利权)人：先进微装置公司，
类型：发明
国别省市：美国;US