使用细粒度级别的重映射的混合主存储器制造技术

本发明专利技术涉及使用细粒度级别的重映射的混合主存储器。公开了使用转译线路访问混合存储器。该混合存储器包括第一部分。转译线路将第一物理存储器地址映射到第一部分中的第一线路。所述映射提供第一线路在第一部分中不直接可访问的指示。

【技术实现步骤摘要】
使用细粒度级别的重映射的混合主存储器其他申请的交叉引用本申请要求2013年9月10日提交的名称为HYBRIDMAINMEMORYUSINGAFINE-GRAINLEVELOFREMAPPING(使用细粒度级别的重映射的混合主存储器)的美国临时专利申请No.61/876,115的优先权，该美国临时专利申请出于所有目的通过引用并入本文。
本专利技术涉及存储器，尤其是使用细粒度级别的重映射的混合主存储器。
技术介绍
随着易失性存储器(例如，动态随机存取存储器(“DRAM”))的成本下降以及容量的对应增加，许多应用维持大量的其在DRAM存储器中的状态(即，DRAM的吉字节)现在是可行的。与在辅储存器(诸如，盘)和主存储器(传统地，DRAM)之间来回翻页该状态相比，结果是更快、更可预测的响应。这加宽了存储器中合适的应用与不合适的应用(例如，需要数太字节的数据而不是仅数吉字节的存储器的那些应用)之间在性能可预测性方面的差距。此外，由于从辅储存器取数据的软件开销和等待时间，这些大应用进一步受损害。
技术实现思路
本专利技术公开一个实施例，该实施例公开一种混合存储器系统，包括：混合存储器，包括第一部分；以及硬件存储器控制器，与所述混合存储器耦合，其中所述硬件存储器控制器用于：用第一物理地址使用转译线路来访问所述混合存储器，其中，所述转译线路与所述第一物理地址到存储器页内的所述第一部分中的第一线路的映射相关联，其中，所述映射提供所述第一线路在所述第一部分中不直接可访问的指示，且所述指示定义所述第一部分中的预留地址或转译线路标签。本专利技术公开一个实施例，该实施例公开一种存储器映射方法，包括：用第一物理地址使用转译线路来访问混合存储器，其中所述混合存储器包括第一部分，所述转译线路与第一物理存储器地址到存储器页内的所述第一部分中的第一线路的映射相关联，其中，所述映射提供所述第一线路在所述第一部分中不直接可访问的指示，且所述指示定义第一部分中的预留地址或转译线路标签。本专利技术公开一个实施例，该实施例公开一种以硬件支持混合主存储器的方法，包括：使用存储器控制器以至少部分地通过转译多个物理存储器地址来进行重映射，所述多个物理存储器地址分别地与多个当前内容位置相关联；将所述存储器控制器与所述混合主存储器相关联，其中，所述混合主存储器包括主要存储器技术区和可替换存储器技术区；将所述存储器控制器与处理器相关联；以及在与所述可替换存储器技术区中当前存储的可替换数据线路相关联的物理地址的读取时，将所述可替换数据线路传送到所述处理器，并更新映射状态以将相关联于所述可替换数据线路的所述物理地址与主要存储器技术区相关联，其中所述可替换数据线路是存储器页的一部分。附图说明在下面的详细描述和附图中公开了本方面的各种实施例。图1是图示了根据一些实施例的用于分布式工作流的编程计算机系统的功能图。图2是图示了传统存储器层级的架构的实施例的逻辑视图的框图。图3是图示了混合存储器的架构的实施例的逻辑视图的框图。图4A是存储器控制器和混合存储器重映射的构思图示。图4B是用于存储器控制器和混合存储器重映射的预取的构思图示。图5是混合存储器重映射的虚拟和物理存储器翻页的构思图示。图6是混合存储器重映射如何提供事务更新支持的构思图示。图7是图示了混合存储器系统的框图。具体实施方式本专利技术可以以许多方式实现，包括作为：过程；设备；系统；物质组成；体现在计算机可读储存介质上的计算机程序产品；和/或处理器，诸如被配置为执行指令的处理器，该指令被存储在与该处理器耦合的存储器上和/或由该存储器提供。在本说明书中，这些实施方式或者本专利技术可采取的任何其他形式可以被称为技术。一般地，所公开的过程的步骤的顺序可以在本专利技术范围内更改。除非另有声明，被描述为被配置为执行任务的部件(诸如处理器或存储器)可以被实现为暂时被配置为在给定时间处执行任务的一般部件或被制造为执行任务的具体部件。如本文所使用，术语“处理器”指代被配置为处理数据(诸如计算机程序指令)的一个或多个设备、电路和/或处理核心。下面连同图示本专利技术原理的附图一起提供本专利技术的一个或多个实施例的详细描述。本专利技术是结合这种实施例描述的，但是本专利技术不限于任何实施例。本专利技术的范围仅由权利要求限定，并且本专利技术涵盖许多替换、修改和等同物。在下面的描述中阐述了许多具体细节，以提供对本专利技术的透彻理解。这些细节是出于示例的目的提供的，并且，可以在没有这些具体细节中的一些或全部的情况下根据权利要求来实施本专利技术。出于清楚的目的，未详细描述本专利技术所属
中公知的技术材料，使得本专利技术不会被不必要地模糊。公开了一种使用细粒度级别的重映射的混合主存储器。如上所述，主存储器中合适的应用与不合适的应用(例如，需要数太字节的数据而不是仅数吉字节的存储器的那些应用)之间在性能可预测性方面，差距加宽。此外，由于从辅储存器取数据的软件开销和等待时间，这些大应用进一步受损害。易失性存储器定义。贯穿本说明书，术语“易失性存储器”一般指代且不限于下述存储器技术：其需要功率以维持所存储的数据和/或典型地用于主存储器、主要存储器、计算机存储器、传统存储器、和/或主要储存器、或具有类似性能的任何存储器，包括随机存取存储器(“RAM”)、DRAM、静态RAM(“SRAM”)、同步DRAM(“SDRAM”)、异步RAM、双数据速率SDRAM(“DDRSDRAM”)、晶闸管RAM(“TRAM”)、零电容器RAM(“ZRAM”)等等。贯穿本说明书，术语DRAM一般指代而不限于易失性存储器。例如，传统数据库将数据划分成盘高速缓存中的主存储器中仍高速缓存的盘上存储的块。因此，对盘上存储的数据的访问需要：a)将数据的标识映射到包含数据的块的块Id，以及可选地映射到偏移；b)如果该块存在于块高速缓存中，则确定该块的存储器位置，并且否则，发起将数据移动到该块高速缓存中的I/O操作；以及然后c)在块被应用所使用时，将块锁定到块高速缓存中。通过对比，可以通过简单地解除参考指向包含该数据的记录的指针来访问存储器中的记录。除提供太字节规模量的易失性存储器的过高资本成本和维持这种大存储器的功率成本外，大存储器可能在重新启动上需要过多恢复时间。例如，如果在传统以太网网络上以10Gbps(其自身中的有挑战性的速率)提供要恢复的数据，则太字节的数据需要大致1000秒或16分钟来恢复/重新加载该数据。大主存储器还可能遭受过多存储器差错，这是由于存储器差错的概率与存储器的大小成比例。对存储器差错的增加的揭露和较长恢复时间可以组合，以显著降低系统或应用的可用性和响应级别。非易失性存储器定义。已经开发或正在开发可替换的存储器(诸如非易失性存储器)，其提供了大得多的容量，同时还提供了持久性。贯穿本说明书，术语“非易失性存储器”一般指代且不限于下述存储器技术：其甚至在不被供电时也可以存储数据和/或典型地用于计算机储存器或具有类似性能的任何存储器，包括闪存、非易失性RAM(“NVRAM”)、电阻性RAM(“RRAM”)、相变存储器(“PCM”)、相变RAM(“PRAM”)、非易失性SRAM(“nvSRAM”)、铁电RAM(“FRAM”)、磁阻RAM(“MRAM”)、可编程磁化单元(“PMC”)、SONOS、纳米RAM等等。非易失性存本文档来自技高网...

【技术保护点】
一种混合存储器系统，包括：混合存储器，包括第一部分；以及硬件存储器控制器，与所述混合存储器耦合，且被配置为：使用转译线路来访问所述混合存储器，其中，所述转译线路将第一物理地址映射到所述第一部分中的第一线路，其中，所述映射提供所述第一线路在所述第一部分中不直接可访问的指示。

【技术特征摘要】
2013.09.10 US 61/876115;2014.09.08 US 14/4796761.一种混合存储器系统，包括：混合存储器，包括第一部分；以及硬件存储器控制器，与所述混合存储器耦合，其中所述硬件存储器控制器用于：用第一物理地址使用转译线路来访问所述混合存储器，其中，所述转译线路与所述第一物理地址到存储器页内的所述第一部分中的第一线路的映射相关联，其中，所述映射提供所述第一线路在所述第一部分中不可直接访问的指示，且所述指示定义所述第一部分中的预留地址或转译线路标签。2.根据权利要求1所述的系统，其中，所述混合存储器进一步包括第二部分，其中，所述第一部分具有与所述第二部分相比不同的特性。3.根据权利要求2所述的系统，其中，所述第一部分包括易失性存储器，并且所述第二部分包括非易失性存储器。4.根据权利要求2所述的系统，其中所述硬件存储器控制器用于通过将与所述第二部分相关联的线路内容传送到所述第一部分来进行重映射。5.根据权利要求2所述的系统，其中，所述硬件存储器控制器用于：在提供访问指示之前，检测对所述第二部分的访问。6.根据权利要求2所述的系统，其中，与所述第二部分相关联的第二线路是未映射的，然后当关联处理器试图访问所述第二线路时，发生干预动作。7.根据权利要求1所述的系统，其中，所述硬件存储器控制器用于至少部分地基于所述指示来修改所述转译线路，其中，经修改的转译线路将所述第一物理地址映射到容易可访问的所述第一部分中的第一数据线路。8.根据权利要求7所述的系统，其中，分离的数据结构被用于确定所述转译线路的修改以将所述第一物理地址映射到所述第一部分中的第一数据线路。9.根据权利要求1所述的系统，其中，所述硬件存储器控制器用于：从辅助模块接收所述转译线路的重映射。10.根据权利要求1所述的系统，其中，所述硬件存储器控制器用于：预取其他数据线路。11.根据权利要求1所述的系统，其中，所述硬件存储器控制器用于：重映射与虚拟存储器页相关联的线路。12.根据权利要求11所述的系统，其中，其中，重映射虚拟存储器页许可关联处理器在所述转译线路将第一物理地址映射到所述第一部分中的第一线路之后继续执行。13.根据权利要求11所述的系统，其中，以软件处理虚拟地址映射。14.根据权利要求1所述的系统，其中，所述硬件存储器控制器用于：提供事务更新支持。15.根据权利要求2所述的系统，其中，所述硬件存储器控制...

【专利技术属性】
技术研发人员：D·R·谢里顿，
申请(专利权)人：大卫·R·切里顿，
类型：发明
国别省市：美国;US