【技术实现步骤摘要】
【技术保护点】
一种适用异构多核DSP的高效总线仲裁系统，其特征在于：包括为共享存储器SSRAM分配的SSRAM专用总线，为DDR3控制器分配的DDR3专用总线，为每个DSP核的外设控制寄存器分配的外设控制寄存器配置总线，为外部存储器接口EMIF16、多通道缓冲串行口McBSP、复通道音频接入接口McASP、通用输入/输出GPIO、Inter－Integrated Circuit I2C以及其他外设部件配置的慢速设备总线和为DSP0/DSP1/DSP2/DSP3内存分配对应的DSP0/DSP1/DSP2/DSP3 L2专用总线，共8条总线；其中慢速设备总线和外设控制寄存器配置总线支持32bit操作位宽，其余总线支持128bit操作位宽；所述SSRAM专用总线，DDR3专用总线，慢速设备总线和L2专用总线采用相同的固定优先级与令牌环轮转相结合的仲裁策略，而外设控制寄存器配置总线采用单一仲裁机制，即令牌环轮转仲裁。
【技术特征摘要】
【专利技术属性】
技术研发人员：张永照，童元满，李仁刚，
申请(专利权)人：浪潮电子信息产业股份有限公司，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。