半导体基板及其制造方法技术

本发明专利技术提供了一种半导体基板及其制造方法，半导体基板包括介电层、线路层、第一保护层、数个第一导电柱、输出入接垫、电性接点层及第二保护层。介电层具有相对的第一表面与第二表面。线路层内埋于介电层并从第一表面露出。第一保护层覆盖第一线路层的一部分并具有数个露出该第一线路层的其余部分的开孔。第一导电柱形成于开孔内，第一导电柱与第一保护层重叠于整个第一线路层。输出入接垫对应地形成于第一导电柱上。电性接点层突出于第二表面形成。第二保护层覆盖介电层的第二表面并露出部分电性接点层。其中，第一保护层的体积与第二保护层的体积的差异介于30%至50%之间。

【技术实现步骤摘要】
半导体基板及其制造方法
本专利技术是有关于一种半导体基板及其制造方法，且特别是有关于一种具有内埋式线路层的半导体基板及其制造方法。
技术介绍
传统的半导体基板通过接垫电性连接于外部电路元件的电性接点(如焊球)，为此，其接垫都会外露，以承接芯片。然而，这样会导致半导体基板的相邻二接垫容易因为外部电路元件的焊球而桥接(bridge)短路。特别是对符合细间距(finepitch)的半导体基板而言，桥接问题特别严重。
技术实现思路
本专利技术有关于一种半导体基板及其制造方法，可改善半导体基板的桥接短路的问题。根据本专利技术，提出一种半导体基板。半导体基板包括一介电层、一第一线路层、一第一保护层、一第一导电柱、一电性接点层及一第二保护层。介电层具有相对的一第一表面与一第二表面。第一线路层内埋于介电层并从第一表面露出。第一保护层覆盖第一线路层的一部分并具有数个露出第一线路层的其余部分的第一开孔。数个第一导电柱形成于第一开孔内。电性接点层形成于第二表面上。第二保护层覆盖介电层的第二表面并露出部分电性接点层。其中，第一保护层的体积与第二保护层的体积的差异介于30％至50％之间。根据本专利技术，提出一种半导体基板的制造方法。制造方法包括以下步骤。提供一载板；形成一第一导电柱于载板上；形成一第一保护层包覆第一导电柱的侧面，第一保护层具有一第一开孔，第一导电柱从第一开孔露出；形成一第一线路层于第一保护层上；形成一介电层于第一保护层上并覆盖第一线路层，使第一线路层内埋于介电层，介电层具有相对的一第一表面与一第二表面，介电层以第一表面形成于第一保护层上；形成一电性接点层于介电层的第二表面上；形成一第二保护层覆盖介电层的第二表面及电性接点层，第二保护层露出部分电性接点层，第一保护层的体积与第二保护层的体积的差异介于30％至50％之间。根据本专利技术，提出一种半导体结构。半导体结构包括一半导体基板及一半导体元件。半导体基板包括一介电层、一第一线路层、一第一保护层、一第一导电柱、一电性接点层及一第二保护层。介电层具有相对的一第一表面与一第二表面。第一线路层内埋于介电层并从第一表面露出。第一保护层覆盖第一线路层的一部分并具有数个露出第一线路层的其余部分的第一开孔。数个第一导电柱形成于第一开孔内。电性接点层形成于第二表面上。第二保护层覆盖介电层的第二表面并露出部分电性接点层。其中，第一保护层的体积与第二保护层的体积的差异介于30％至50％之间。半导体元件包括一电性连接元件，半导体元件透过电性连接元件对接于半导体基板的第一导电柱上。为让本专利技术的上述内容能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下：附图说明图1A绘示依照本专利技术一实施例的半导体基板的剖视图。图1B绘示图1A的俯视图。图2绘示依照本专利技术另一实施例的半导体基板的剖视图。图3绘示依照本专利技术另一实施例的半导体基板的剖视图。图4绘示依照本专利技术另一实施例的半导体基板的剖视图。图5绘示依照本专利技术另一实施例的半导体封装件的剖视图。图6绘示依照本专利技术另一实施例的半导体封装件的剖视图。图7绘示依照本专利技术另一实施例的半导体封装件的剖视图。图8绘示依照本专利技术另一实施例的半导体封装件的剖视图。图9A至9Q绘示图1A的半导体基板的制造过程图。图10A至10F绘示图2的半导体基板的制造过程图。【主要元件符号说明】10：载板10u：第一面10b：第二面12、14、15、16：图案化光阻层12a、16a：开孔100、200、300、400、500、800：半导体基板600、700：半导体结构110：介电层110’：介电层材料110u、130b、330u、335u：第一表面110b、130u：第二表面110a：贯孔111：电性压板120：第一线路层120u、140u、150u：端面121：接垫122、221：走线130：第一保护层130’：第一保护层材料130a：第一开孔140：第一导电柱150、222、345：输出入接垫150'：输出入接垫材料160：电性接点层160’：电性接点层板161：输出入接点162：导电迹线163：导电通孔165：种子层180：第二保护层180a：第二开孔190：强化层191：强化结构220：第二线路层320：第三线路层330：第三保护层335：第四保护层340：第二导电柱610：半导体元件611：电性连接元件612：焊料D1：外径H1、H2、H3：间距S1：线距T1、T2：厚度W1、W2：线宽W3：宽度具体实施方式请参照图1A，其绘示依照本专利技术一实施例的半导体基板的剖视图。半导体基板100包括介电层110、第一线路层120、第一保护层130、数个第一导电柱140、数个输出入接垫150、电性接点层160、第二保护层180及强化层190。介电层110例如是由聚酰亚胺(PI)、环氧玻纤布半固化片(Prepreg,PP)或ABF(AjinomotoBuild-upFilm)树脂制成。介电层110具有相对的第一表面110u与第二表面110b。第一线路层120内埋于介电层110内，且从第一表面110u露出，以电性连接第一导电柱140。具体而言，第一线路层120的端面120u从介电层110的第一表面110u露出。在工艺中，由于第一线路层120与介电层110形成于第一保护层130的一共平面(例如是第一表面130b)上，故第一线路层120的端面120u与介电层110的第一表面110u大致上对齐，如齐平。上述第一保护层130的第一表面130b朝向介电层110的第一表面110u。此外，整个第一线路层120被第一导电柱140与第一保护层130共同覆盖而未外露。第一保护层130例如是防焊层(Solderresistlayer)或具有防焊层功能的树脂(Resin)制成。第一保护层130覆盖第一线路层120的一部分并具有数个露出第一线路层120的其余部分的第一开孔130a。由于第一导电柱140填满第一开孔130a，使第一线路层120被第一导电柱140与第一保护层130共同覆盖；或者说，第一导电柱140与第一保护层130共同重叠于整个第一线路层120。第一导电柱140例如是由铜、其合金或其它导电性佳的材料制成。第一导电柱140通过第一开孔130a电性连接于第一线路层120。本实施例中，第一导电柱140填满第一开孔130a，而形成柱状结构。由于第一线路层120通过大间隔的数个第一导电柱140对外电性连接，因此当第一导电柱140结合于另一基板(未绘示)或另一芯片的电性接点时可避免桥接问题发生。此外，第一导电柱140的剖面形状例如是圆形、椭圆形或多边形，其设计将视与外部电子元件(例如芯片或另一基板)的接垫型态而可相应配合。如上述，由于第一导电柱140与邻近的走线122藉由第一保护层130隔绝，因而在进行后段封装工艺时不会有桥接的风险，因此在第一线路层120的设计上而有较佳的弹性设计空间，如下说明。如图1A的局部1A’的放大俯视图所示，第一线路层120包括数个接垫121及数条走线122，其中各接垫121连接对应的走线122，且形成于对应的第一导电柱140于上。一些走线122位于二接垫121之间，本实施例以二条走线122位于二接垫121之间为例说明，然此非用以限制本专利技术实施例。虽然本实施例的接垫121以矩形为例，然亦本文档来自技高网...

【技术保护点】
一种半导体基板，包括：一介电层，具有相对的一第一表面与一第二表面；一第一线路层，内埋于该介电层并从该第一表面露出；一第一保护层，覆盖该第一线路层的一部分并具有多个露出该第一线路层的其余部分的第一开孔；一第一导电柱，形成于该第一开孔内；一电性接点层形成于该第二表面上；一第二保护层，覆盖该介电层的该第二表面并露出部分该电性接点层；其中，该第一保护层的体积与该第二保护层的体积的差异介于30%至50%之间。

【技术特征摘要】
1.一种半导体基板，包括：一介电层，具有相对的一第一表面与一第二表面；一第一线路层，内埋于该介电层并从该第一表面露出，且该第一线路层的端面与该第一表面齐平；一第一保护层，覆盖该第一线路层的一部分并具有多个露出该第一线路层的其余部分的第一开孔；一第一导电柱，形成于该第一开孔内；一电性接点层形成于该第二表面上；一第二保护层，覆盖该介电层的该第二表面并露出部分该电性接点层；该第一保护层的体积与该第二保护层的体积的差异的范围是30％至50％。2.如权利要求1所述的半导体基板，其特征在于，更包括一输出入接垫，形成于该第一导电柱上。3.如权利要求1所述的半导体基板，其特征在于，该第一线路层包括：多个接垫；以及多条走线，各该走线连接对应的该接垫；其中，所述多条走线的一些位于所述多个接垫的相邻二者之间。4.如权利要求1所述的半导体基板，其特征在于，整个该第一线路层被该第一保护层与该第一导电柱覆盖。5.如权利要求1所述的半导体基板，其特征在于，该第一保护层具有相对的一第一表面与一第二表面，该第一保护层的该第一表面朝向该介电层的该第一表面，该半导体基板更包括：一第二线路层，形成于该第一保护层的该第二表面上。6.如权利要求5所述的半导体基板，其特征在于，该第二线路层包括：多个输出入接垫；以及多条走线，各该走线连接对应的该输出入接垫；其中，各该输出入接垫透过对应的该第一导电柱连接该第一线路层。7.如权利要求6所述的半导体基板，其特征在于，该输出入接垫的厚度大于各该走线的厚度。8.如权利要求6所述的半导体基板，其特征在于，该第一线路层包括：多个接垫；及多条走线，各该走线连接对应的该接垫；其中，该输出入接垫与邻近的该第二线路层的该走线的间距大于该第一线路层的该接垫与邻近的该第一线路层的该走线的间距。9.如权利要求5所述的半导体基板，其特征在于，该第一线路层及该第二线路层各包括一走线，该第二线路层的该走线的宽度大于该第一线路层的该走线的宽度。10.一种...

【专利技术属性】
技术研发人员：苏洹漳，李俊哲，陈天赐，李志成，颜尤龙，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾;71