一种低功耗读卡器制造技术

本实用新型专利技术公开了一种低功耗读卡器，涉及读卡器领域，所述读卡器包括：微控制芯片、射频处理芯片、射频处理单元和天线，所述微控制芯片通过串行外设接口与所述射频处理芯片通信；所述微控制芯片分别与第一晶振和第二晶振相连；所述第一晶振为所述微控制芯片提供低速时钟；所述第二晶振为所述微控制芯片提供高速时钟；所述微控制芯片通过片选信号的高低电平控制所述射频处理芯片的工作模式。在实现读卡功能的前提下，尽可能使微控制芯片、射频识别芯片和天线处于休眠或者关闭状态，从而从整体上降低读卡器的功耗。读卡器整体电路简单，易于控制，具有功耗低、结构简单、成本低和可靠性好的特点。

【技术实现步骤摘要】
一种低功耗读卡器
本技术涉及读卡器领域，尤其涉及一种低功耗读卡器。
技术介绍
随着电子技术的进步与发展，射频卡及非接触式读卡器正逐步取代广电卡、磁卡、接触式IC卡及其他读卡器。而目前广泛使用的非接触式读卡器都是由微控制芯片、射频感应芯片和天线构成。当对读卡器功耗要求不高时，上述芯片和天线可以长时间处于工作状 --τ O 但另一方面，在很多应用场合，读卡器及其锁舌驱动都是由电池提供电源的，比如电子门锁等等。在这种情况下，如果上述芯片和天线一直处于工作状态，电池电量将很快耗尽。因此必须降低上述芯片和天线的功耗，并尽量使其处于待机状态，以降低读卡器的整机功耗，达到延长读卡器使用时间的目的。
技术实现思路
本技术提供了一种低功耗读卡器，本技术实现了低功耗电路的设计，使MCU微控制芯片、射频处理芯片和天线尽可能处于休眠模式或者关闭状态，从而整体上降低读卡器的工作电流和实际功耗，延长读卡器的使用时间，详见下文描述: 一种低功耗读卡器，所述读卡器包括:微控制芯片、射频处理芯片、射频处理单元和天线，所述射频处理芯片连接所述射频处理单元；所述射频处理单元连接所述天线，所述微控制芯片通过串行外设接口与所述射频处理芯片通信；所述微控制芯片分别与第一晶振和第二晶振相连；所述第一晶振为所述微控制芯片提供低速时钟；所述第二晶振为所述微控制芯片提供高速时钟；所述微控制芯片通过片选信号的高低电平控制所述射频处理芯片的工作模式。 其中，所述射频处理单元包括:第一电容， 所述第一电容一端连接所述射频处理芯片，所述第一电容另一端连接第一电感的一端，所述第一电容还并联第二电容，所述第一电感的另一端与第三电容、第四电容和第二电感的一端相连，所述第三电容的另一端与所述射频处理芯片和第五电容的一端相连，所述第四电容和所述第五电容的另一端接地，所述第二电感的另一端与第六电容、第七电容、第八电容、第一电阻和第二电阻的一端相连，所述第二电感还并联第九电容，所述六电容的另一端与所述射频处理芯片和第十电容的一端相连，所述第七电容、所述第八电容和所述第十电容的另一端接地，所述第一电阻的另一端接外接天线的一端，所述外接天线的另一端接地，所述第二电阻的另一端连接第十一电容的一端，所述第十一电容并联第十二电容，所述第十一电容的另一端连接第三电阻和所述天线的一端，所述第三电阻还并联第十三电容。 本技术提供的技术方案的有益效果是:该读卡器通过采用低功耗的MCU微控制芯片和射频感应芯片，降低读卡器的工作电流。同时，在实现读卡功能的前提下，尽可能使MCU微控制芯片、射频识别芯片和天线处于休眠或者关闭状态。从而从整体上降低读卡器的功耗，延长读卡器的使用时间。读卡器整体电路简单，易于控制，具有功耗低、结构简单、成本低和可靠性好的特点。 【附图说明】 图1为一种低功耗读卡器的结构及工作原理示意图； 图2为一种低功耗读卡器的电路框图； 图3为一种低功耗读卡器的射频处理单元电路框图。 附图中，各标号所代表的部件列表如下: 11:微控制芯片；12:射频处理芯片； 13:射频处理单元；14:天线。 C20:第一电容；C25:第二电容； L2:第一电感；C23:第三电容； C26:第四电容；C27:第五电容； C24:第六电容；L1:第二电感； C22:第七电容；C21:第八电容； C17:第九电容；C28:第十电容； R19:第一电阻；R18第二电阻: P13:外接天线；C29:第^^一电容； C30:第十二电容；C33:第十三电容； R20:第三电阻；XTl:第一晶振； XT2:第一晶振。 【具体实施方式】 为使本技术的目的、技术方案和优点更加清楚，下面对本技术实施方式作进一步地详细描述。 本技术实施例提供了一种低功耗读卡器，参见图1，该读卡器包括:微控制芯片11、射频处理芯片12、射频处理单元13和天线14。微控制芯片11通过串行外设接口(采用通用的SPI接口)与射频处理芯片12通信；射频处理芯片12连接射频处理单元13 ;射频处理单元13连接天线14。 信号发送时，微控制芯片11通过SPI通信接口将相关命令或数据传输至射频处理芯片12，射频处理芯片12将对该命令或数据进行解析，并封装成符合RFID帧格式的数字信号，将封装后的数字信号传输至射频处理单元13，射频处理单元13通过将接收到的数字信号滤波、放大和调制后，形成13.56M的射频信号传输至天线14，天线14通过电磁波将13.56M射频信号发射出去。 信号接收时，天线14将接收到的射频信号传输至射频处理单元13，射频处理单元 13将射频信号滤波和解调之后形成数字信号，并将数字信号传输至射频处理芯片12，射频处理芯片12对数字信号进行解析，将解析后的数字信号通过SPI接口传输至微控制芯片 Ilo 其中，本技术中微控制芯片11采用型号为MSP430F2370的单片机来实现；射频处理芯片12采用型号为TRF7970A的模块来实现。 参见图2，在读卡器中，微控制芯片11通过引脚Pll与第一晶振XTl相连，微控制芯片11通过引脚P12与第二晶振XT2相连，微控制芯片11的引脚P13与射频处理芯片12的引脚P21相连，微控制芯片11的引脚P14与射频处理芯片12的引脚P22相连，微控制芯片11的引脚P15和引脚16分别与射频处理芯片12的引脚P23和引脚P24相连。 射频处理芯片12通过引脚P25将数字信号传输至射频处理单元13，并通过引脚P26和引脚P27接收射频处理单元13传送至射频处理芯片12的数字信号。其中射频处理芯片12的P26引脚作为主接收器，主要用来接收该数字信号，而P27引脚则作为辅助接收器，对该信号质量进行监控。 第一晶振XTl为微控制芯片11提供低速时钟(通常为32Khz);第二晶振XT2为微控制芯片11提供高速时钟(通常为12Mhz);微控制芯片11通过片选信号ENl和EN2的高低电平来控制射频处理芯片12的工作模式。 在休眠模式下，微控制芯片11的所有外设均停止工作，只需由第一晶振XTl提供一个低速系统时钟。这种情况下该微控制芯片11的功耗达到最低，其平均电流低于luA。然后，每隔200ms微控制芯片11从休眠模式切换到工作模式，并执行一次轮询操作。这样就可以使该微控制芯片11大部分时间都均处在休眠模式下，从而使整个读卡器的功耗达到最低。 当微控制芯片11处于休眠模式时，片选信号ENl和EN2均为低，此时射频处理芯片12处于断电模式下，平均电流低于luA，从而使射频处理芯片12的功耗降到最低。 为了进一步保证读卡器的工作效果，本技术还对读卡器的射频处理单元13进行了改进。参见图2和图3，该射频处理单元13包括:第一电容C20、第二电容C25、第一电感L2、第三电容C23、第四电容C26、第五电容C27、第六电容C24、第二电感L1、第七电容C22、第八电容C21、第九电容C17、第十电容C28、第一电阻R19、第二电阻R18、外接天线P13、第^^一电容C29、第十二电容C30、第十三电容C33和第三电阻R20。 第一电容C20 —端连接射频处理芯片12的引本文档来自技高网...

【技术保护点】
一种低功耗读卡器，所述读卡器包括：微控制芯片、射频处理芯片、射频处理单元和天线，所述射频处理芯片连接所述射频处理单元；所述射频处理单元连接所述天线，其特征在于，所述微控制芯片通过串行外设接口与所述射频处理芯片通信；所述微控制芯片分别与第一晶振和第二晶振相连；所述第一晶振为所述微控制芯片提供低速时钟；所述第二晶振为所述微控制芯片提供高速时钟；所述微控制芯片通过片选信号的高低电平控制所述射频处理芯片的工作模式。

【技术特征摘要】
1.一种低功耗读卡器，所述读卡器包括:微控制芯片、射频处理芯片、射频处理单元和天线，所述射频处理芯片连接所述射频处理单元；所述射频处理单元连接所述天线，其特征在于， 所述微控制芯片通过串行外设接口与所述射频处理芯片通信；所述微控制芯片分别与第一晶振和第二晶振相连； 所述第一晶振为所述微控制芯片提供低速时钟；所述第二晶振为所述微控制芯片提供高速时钟；所述微控制芯片通过片选信号的高低电平控制所述射频处理芯片的工作模式。2.根据权利要求1所述的一种低功耗读卡器，其特征在于，所述射频处理单元包括:第一电容， 所述第一电容一端连接所述射频处理芯片，所述第一电容另一端连接第一电感的一端，所述第一电容还并联第二...

【专利技术属性】
技术研发人员：姚嘉，吕前进，杨才山，高友，胡双喜，徐江乐，王兆栋，梁友仁，
申请(专利权)人：天津光电安辰信息技术有限公司，
类型：新型
国别省市：天津;12