一种制造整流芯片的方法及整流芯片技术

本发明专利技术实施例公开了一种制造整流芯片的方法及整流芯片，所述方法包括，通过分两个阶段将磷原子掺入衬底，以使磷原子的第二掺杂浓度为1018cm-3-1020cm-3，以提高衬底的导电率，通过对晶圆进行研磨，使所述晶圆的厚度为190um-195um，以降低芯片的导电电阻；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，使所述衬底中硼原子的掺杂浓度大于或等于1020cm-3，进一步提高衬底的导电率，通过向衬底掺入磷原子和硼原子，形成高浓度的衬底，并形成包含P+-N-N--N+结构的晶圆，有效提高整流芯片的电导率以及降低正向压降。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种制造整流芯片的方法及整流芯片。
技术介绍
在电子设备中，经常需要针对小电流由交流到直流的变换，即整流，其目的在于为该电子设备工作时提供稳定的直流电源。一般实现整流途径有两个:一是利用分立器件在PCB板上组成整流电路实现整流变换，这种方式电路复杂，不利于器件的微型化；二是使用集成化的具有整流功能的器件直接实现整流变换，这种器件的微型化依赖于器件封装过程中芯片在空间上的排列密度以及器件内的整流芯片在微空间上的精确定位。随着对小功率的设备的微型化要求的逐步提高，电子产品功率越来越大、体积越来越小，对整流器件的体积要求越来越小，由于整流器件在工作电流没有降低，且功耗增大，由于电子产品的体积变小，散热较困难，导致设备的使用寿命缩短。现有技术中，一般通过加大芯片的尺寸以降低整流器件的正向压降，来降低工作时的功耗，但是，在同等功耗条件下，需要加大芯片的尺寸，无法满足电子元器件密集化、小型化方向发展，并且体积大，集成度低，便携性不够。
技术实现思路
本专利技术提供一种制造整流芯片的方法及整流芯片，能够解决现有技术中无法在同等尺寸条件下，降低芯片工作的功耗，且集成度低，体积大的问题。本专利技术第一方面提供一种制造整流芯片的方法，其特征在于，包括:在第一预设温度、第一预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第一掺杂浓度为1013cm_3-1018cm_3;在第二预设温度、第二预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第二掺杂浓度为1018cm_3-102°cm_3;通过研磨方式，对所述晶圆进行减薄，以使所述晶圆的厚度为190um-195um ；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，以使所述衬底中硼原子的掺杂浓度大于或等于12ciCnT3;通过向所述衬底掺入磷原子和硼原子，以形成包含P+-N-N--N+结构的晶圆；将所述晶圆加工为芯片，并将所述芯片封装为整流芯片。结合第一方面，本专利技术第一方面的第一种实现方式中，所述第一预设温度的数值范围为1100°C -1150°C，所述第一掺杂时间为6h-8h ；所述第二预设温度的数值范围为1100°C _1150°C，所述第二掺杂时间为6h_8h。结合第一方面及第一种实现方式，本专利技术第一方面的第二种实现方式中，所述第三预设温度的数值范围为1250°C _1280°C，所述第三掺杂时间为12h_16h。结合第一方面及第二种实现方式，本专利技术第一方面的第三种实现方式中，所述整流芯片的正向压降为0.8V-0.9V。结合第一方面及第一至第三种实现方式，本专利技术第一方面的第四种实现方式中，所述衬底的电导率为0.0115S.πΓ1。结合第一方面及第一至第三种实现方式，本专利技术第一方面的第五种实现方式中，所述对所述晶圆进行研磨后，所述晶圆的电导率为0.23S.πΓ1。本专利技术第二方面提供一种整流芯片，包括:衬底；所述衬底包括P型掺杂区、衬底N型区、第一 N型掺杂区及第二 N型掺杂区；所述第一 N型掺杂区中磷原子的第一掺杂浓度为1013cm_3-1018cm_3;所述第二 N型掺杂区中磷原子的第二掺杂浓度为1018cm_3-102°cm_3;所述整流芯片的厚度为190um_195um ；所述整流芯片为P+-N-N_-N+结构。所述P型掺杂区中硼原子的掺杂浓度大于或等于102°cnT3。结合第二方面，本专利技术第二方面的第一种实现方式中，所述整流芯片的正向压降为 0.8V-0.9V。结合第二方面及第一种实现方式，本专利技术第二方面的第二种实现方式中，所述衬底的电导率在0.0115S.HT1。结合第二方面及第一种实现方式，本专利技术第二方面的第三种实现方式中，所述整流芯片的电导率为0.23S.πΓ1。从以上技术方案中，本专利技术中，通过分两个阶段将磷原子掺入衬底，以使磷原子的第二掺杂浓度为1018cm_3-102°cm_3，以提高衬底的导电率，通过对晶圆进行研磨，使所述晶圆的厚度为190um-195um，以降低芯片的导电电阻；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，使所述衬底中硼原子的掺杂浓度大于或等于12tlCnT3，进一步提高衬底的导电率，通过向衬底掺入磷原子和硼原子，形成高浓度的衬底，并形成包含P+-N-N_-N+结构的晶圆，有效提高整流芯片的电导率以及降低正向压降。【附图说明】图1为本实施例中一种制造整流芯片的方法一实施例示意图；图2为本专利技术实施例中制造整流芯片的原料-衬底结构；图3为本专利技术实施例中形成低浓度N型掺杂区后的结构示意图；图4为本专利技术实施例中形成高浓度N型掺杂区后的结构示意图；图5为本专利技术实施例中对衬底进行研磨后的结构示意图；图6为本专利技术实施例中形成P型掺杂区后的结构示意图；图7为本专利技术实施例中一种整流芯片一结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤，具体，本文中均不作限定，可以根据实际的需要选择其中的部分或全部步骤来实现本专利技术实施例方案的目的。本专利技术实施例提供了一种制造整流芯片的方法及整流芯片，用于半导体晶圆制造领域，能够解决现有技术中，无法在同等尺寸条件下，降低芯片工作的功耗，且集成度低，体积大的问题。以下进行详细说明。请参照图1，一种制造整流芯片的方法，包括:101、在第一预设温度、第一预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底；通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第一掺杂浓度为1013cm_3-1018cm_3，形成低浓度的N型掺杂区，如图2_3 ；需要说明的是，也可以使用离子注入法进行掺杂，并且也不仅限于本文中所公开的掺入磷原子，也可以掺入其它与磷原子特性相似的N型原子(如五价元素，砷、锑或铋等)，具体只要可以形成N型掺杂区，提高导电性即可，具体本文中均不作限定。102、在第二预设温度、第二预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底；通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第二掺杂浓度为1018cnT3-102°cnT3，形成高浓度N型掺杂区，如图4。需要说明的是，两次掺入磷原子的条件可以相同，也可以不同，具体根据实际生产需要。103、通过研磨方式，对所述晶圆进行减薄，以使所述晶圆的厚度为190um-195um，本文档来自技高网...

【技术保护点】
一种制造整流芯片的方法，其特征在于，包括：在第一预设温度、第一预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第一掺杂浓度为1013cm‑3‑1018cm‑3；在第二预设温度、第二预设掺杂时间条件下，通过热扩散法将磷原子掺入晶圆的衬底，以使所述衬底中磷原子的第二掺杂浓度为1018cm‑3‑1020cm‑3；通过研磨方式，对所述晶圆进行减薄，以使所述晶圆的厚度为190um‑195um；在第三预设温度、第三预设掺杂时间条件下，通过热扩散法或离子注入法将硼原子掺入晶圆的衬底，以使所述衬底中硼原子的掺杂浓度大于或等于1020cm‑3；通过向所述衬底掺入磷原子和硼原子，以形成包含P+‑N‑N‑‑N+结构的晶圆；将所述晶圆加工为芯片，并将所述芯片封装为整流芯片。

【技术特征摘要】

【专利技术属性】
技术研发人员：汪良恩，张小明，安起跃，
申请(专利权)人：安徽安芯电子科技有限公司，
类型：发明
国别省市：安徽;34