一种铜互连结构的形成方法技术

本发明专利技术提供一种铜互连结构的形成方法，包括以下步骤：首先提供一半导体衬底，对衬底进行光刻和刻蚀工艺，以形成沟槽；然后在沟槽内沉积扩散阻挡层以及粘附层，并填充金属铜；再接着对金属铜进行低温退火工艺，并在金属铜以及粘附层的表面继续沉积一层铜籽晶层；随后在沟槽内充满铜银合金层，并对所述铜银合金层进行退火工艺；最后采用平坦化工艺去除沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层。本发明专利技术通过设置铜银合金层降低金属铜表面的电迁移现象，同时，铜银合金层仅占沟槽内的部分高度，可防止电阻率的增大，进而降低集成电路的RC延迟，避免了电迁移现象带来的各种工艺风险，有利于铜互连技术的发展和应用。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路制造
，更具体地，涉及。
技术介绍
铜互连技术是指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺。由于采用铜互连线可以降低互连层的厚度，使得互连层间的分布电容降低，从而使得频率提高成为可能。但是，随着晶片尺寸越来越大，工艺技术代越来越小，集成度越来越高，对器件的可靠性要求越发严格，对现有铜互连工艺也提出了更高的要求。但是，随着芯片集成度的提高，互连引线的尺寸也变得更小，同时，在较大电流密度的作用下，铜互连线中的Cu原子容易随着电子运动方向发生迀移，产生电迀移现象，所谓电迀移现象是金属线在电流和温度作用下产生的金属迀移现象，它可能使金属线断裂，从而影响芯片的正常工作。通常，电迀移在高电流密度和高频率变化的连线上比较容易产生，为了避免电迀移效应，可以增加连线的宽度，但是增加连线的宽度与芯片集成度的提高是相违背的。在当前的铜互连工艺中，作为布线材料的铜可以快速扩散进入并穿过硅衬底和例如二氧化硅的介质膜，扩散进入相邻的介质区域可导致在两互连线之间形成导通路径，产生短路；扩散进入相邻的硅衬底可导致结漏，从而破坏器件。铜原子的电迀移的两个主要途径包括:铜与扩散阻挡层之间的界面以及铜与上层介质覆盖层之间的界面。在目前的铜互连工艺中，铜与扩散阻挡层之间的界面可以采用粘附层来解决铜金属电迀移的问题，但是，铜与上层介质覆盖层之间的铜金属电迀移问题尚未得到解决，因此，本领域技术人员亟需提供，以解决铜金属的电迀移问题。
技术实现思路
针对以上问题，为克服现有技术的不足，本专利技术的目的在于提供，以解决现有技术中铜金属的电迀移问题。为解决上述问题，本专利技术提供，包括以下步骤:步骤SOl:提供一半导体衬底，对所述半导体衬底进行光刻和刻蚀工艺，以形成沟槽；步骤S02:在所述沟槽内沉积扩散阻挡层以及粘附层，并填充金属铜；其中，所述金属铜的上表面位于所述沟槽内；步骤S03:对所述金属铜进行低温退火工艺，并在金属铜以及粘附层的表面继续沉积一层铜籽晶层；步骤S04:在所述沟槽内充满铜银合金层并覆盖所述铜籽晶层的表面，并对所述铜银合金层进行退火工艺；步骤S05:采用平坦化工艺去除所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层。优选的，所述铜银合金层通过脉冲电镀工艺形成。优选的，所述脉冲电镀工艺中采用的电镀液包括硫酸铜以及硫酸银；其中，所述硫酸铜的浓度为0.03?0.3mol/L，所述硫酸银的浓度为0.0001?0.003mol/Lo优选的，所述电镀液的pH值为I?3。优选的，所述脉冲电镀工艺中脉冲电镀的参数为:正向电流密度为lmA/cm2?5mA/cm2 ;脉冲占宽比为5%?30% ;脉冲频率为0.0lHz?IHz。优选的，在步骤S03中，对所述金属铜进行退火的温度为200?300°C，退火时间为30 ?300so优选的，在步骤S05中，所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层采用化学机械研磨方法去除。优选的，所述扩散阻挡层以及粘附层采用原子层淀积或者化学气相沉积工艺形成。优选的，所述粘附层材料为Co、Ta或Ru。 优选的，所述扩散阻挡层的材料为TaN、RuTa或WCN。优选的，在步骤S02中，所述金属铜的填充方法为物理气象淀积、化学气象淀积或原子层淀积。从上述技术方案可以看出，本专利技术提供的，通过设置铜银合金层降低金属铜表面的电迀移现象，同时，铜银合金层仅占沟槽内的部分高度，可防止电阻率的增大，进而降低集成电路的RC延迟；此外，本专利技术同时通过粘附层解决了金属铜与扩散阻挡层之间电迀移问题，避免了电迀移现象带来的各种工艺风险，有利于铜互连技术的发展和应用。【附图说明】结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中:图1是本专利技术提供的的优选实施例的流程示意图；图2-图6是本专利技术提供的一种形成铜互连结构的优选实施例的结构示意图。【具体实施方式】为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。以下结合附图和具体实施例对本专利技术提供的作进一步详细说明，需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参阅图1，图1是本专利技术提供的的优选实施例的流程示意图；同时，请对照参考图2-图6，图2-图6是本专利技术提供的一种形成铜互连结构的优选实施例的结构示意图。请参阅图1，本专利技术提供，包括以下步骤:如图2所示，步骤SOl:提供一半导体衬底10，对半导体衬底10进行光刻和刻蚀工艺，以形成沟槽20。具体的，本实施例中，所述半导体衬底10的材料可以为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底10的材料还可以是绝缘体上娃(SOI，Silicon On Insulator),或者其他半导体材料或硅上外延结构。如图3所示，步骤S02:在沟槽20内沉积扩散阻挡层30以及粘附层40，并填充金属铜50。本实施例中，扩散阻挡层30以及粘附层40可采用原子层淀积或者化学气相沉积工艺形成；其中，粘附层40材料优选为Co、Ta或Ru等惰性金属，扩散阻挡层30的材料优选为TaN、RuTa或WCN，扩散阻挡层30的材料也可以是包括Ta、TaN, Ru、Co或Mn，以及其氧化物、氮氧化物。扩散阻挡层30以及粘附层40的厚度优选为I?2纳米。具体的，沟槽20内首先沉积扩散阻挡层30，扩散阻挡层30覆盖在沟槽20的侧壁以及底部，同时覆盖在衬底10的表面；扩散阻挡层当前第1页1 2 本文档来自技高网...

【技术保护点】
一种铜互连结构的形成方法，其特征在于，包括以下步骤：步骤S01：提供一半导体衬底，对所述半导体衬底进行光刻和刻蚀工艺，以形成沟槽；步骤S02：在所述沟槽内沉积扩散阻挡层以及粘附层，并填充金属铜；其中，所述金属铜的上表面位于所述沟槽内；步骤S03：对所述金属铜进行低温退火工艺，并在金属铜以及粘附层的表面继续沉积一层铜籽晶层；步骤S04：在所述沟槽内充满铜银合金层并覆盖所述铜籽晶层的表面，并对所述铜银合金层进行退火工艺；步骤S05：采用平坦化工艺去除所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐文忠，
申请(专利权)人：上海集成电路研发中心有限公司，上海华虹集团有限公司，
类型：发明
国别省市：上海;31