控制闪存单元阈值电压的方法技术

一种控制闪存单元阈值电压的方法，包括：在硅片布置光刻胶，去除硅片的器件区域上的光刻胶，留下外围部分上的光刻胶；针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层及掩模层；针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；针对闪存单元区域执行第二次字线注入。其中，通过反馈机制，根据对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，设定第二次字线注入的注入条件。

【技术实现步骤摘要】
控制闪存单元阈值电压的方法
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及一种控制闪存单元阈值电压的方法。
技术介绍
当前的闪存产品(随机存取时间为0.12ms的闪存产品)，闪存产品的阈值电压存在较大的变化。具体地说，闪存产品的阈值电压一般总体上取决于下述的两个因素：第一个因素是闪存单元的字线下阈值(Vt1),第二个因素是闪存单元的浮栅下阈值(Vt2)。图1和图2示意性地示出了根据现有技术的闪存单元的制造方法的相关步骤。如图1和图2所示，在硅片布置光刻胶，并去除硅片的有源区100上的光刻胶，而留下硅片的外围部分200上的光刻胶；随后对硅片的有源区100的一部分执行第一次单元注入(如图1的向下的箭头所示)；对硅片执行处理以便在硅片上依次形成栅极氧化层101、多晶硅层102、氮化硅层103以及掩模层104；并且针对闪存单元区域，完全刻蚀掉氮化硅层103以及掩模层104的厚度，并部分地刻蚀多晶硅层102的厚度；随后针对闪存单元区域执行第二次字线注入。第二次字线注入用于控制闪存单元的字线沟道阈值电压部分Vt1；第二次字线注入工艺针对的是整个闪存单元区域，所以对浮栅沟道阈值电压部分Vt2也是会有影响的。所以，字线下阈值Vt1受到第二次字线注入的影响；浮栅下阈值Vt2受到第一次单元注入和第二次字线注入的影响。但是，由于工艺的复杂性，后续的热过程也能影响第一次单元注入后掺杂物的横向扩散，从而影响字线沟道的掺杂量。这些因素都会影响最终的闪存单元的阈值电压。在上述现有技术的方法中，在调节浮栅沟道的阈值电压时，第二次单元注入时硅片上存在栅极氧化层和多晶硅层，总体膜层比较厚，所以第二次单元注入的注入元素进入硅衬底的量受作为控制栅的多晶硅层的厚度的影响会比较大。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够通过调节控制栅厚度来调节控制闪存单元阈值电压的方法。为了实现上述技术目的，根据本专利技术，提供了一种控制闪存单元阈值电压的方法，包括：第一步骤：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域上的光刻胶，而留下硅片的外围部分上的光刻胶；第二步骤：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；第三步骤：对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层以及掩模层；第四步骤：针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，并对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；第五步骤：针对闪存单元区域执行第二次字线注入。优选地，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度来设定第五步骤的第二次字线注入的注入条件。而且，进一步优选地，通过反馈机制，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，设定第五步骤的第二次字线注入的注入条件。优选地，所述闪存单元是NOR型闪存单元。优选地，注入条件包括注入能量。优选地，注入条件包括注入时间。优选地，注入条件包括注入元素。优选地，所述方法用于制造NOR型闪存单元。在本专利技术的控制闪存单元阈值电压的方法中，针对不同的闪存单元阈值电压要求，通过判断多晶硅层蚀刻后的剩余厚度来选择不同的第二次字线注入条件，以获得较为稳定的闪存单元阈值电压值，并且进一步通过反馈机制可以更有效并且更精确地控制最终的闪存单元阈值电压。附图说明结合附图，并通过参考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中：图1示意性地示出了根据现有技术的闪存单元的制造方法。图2示意性地示出了根据现有技术的闪存单元的制造方法。图3示意性地示出了闪存单元的字线阈值电压。图4示意性地示出了根据本专利技术优选实施例的控制闪存单元阈值电压的方法的流程图。需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。图4示意性地示出了根据本专利技术优选实施例的控制闪存单元阈值电压的方法的流程图。例如，根据本专利技术优选实施例的控制闪存单元阈值电压的方法可适用于NOR型闪存单元的制造。具体地，如图4所示，根据本专利技术优选实施例的控制闪存单元阈值电压的方法包括：第一步骤S1：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域100上的光刻胶，而留下硅片的外围部分200上的光刻胶；第二步骤S2：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入(如图1的向下的箭头所示)；第三步骤S3：对硅片执行处理以便在硅片上依次形成栅极氧化层101、多晶硅层102、氮化硅层103以及掩模层104；第四步骤S4：针对闪存单元区域(显然，闪存单元区域包含上述特定硅片区域)，完全刻蚀掉氮化硅层103以及掩模层104的厚度，并对多晶硅层102进行部分刻蚀以去掉多晶硅层102的部分厚度，而留下多晶硅层102的部分厚度；第五步骤S5：针对闪存单元区域执行第二次字线注入(如图2的向下的箭头所示)。由此，在本专利技术的控制闪存单元阈值电压的方法中，第五步骤S5的第二次字线注入的注入条件(例如注入能量、注入时间、注入元素)是根据多晶硅层蚀刻后的剩余厚度(即，第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度)而设定的。优选地，通过反馈机制，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分厚度，来设定第五步骤的第二次字线注入的注入条件。具体地，可以在制程系统中提出一种反馈机制，通过判断多晶硅层蚀刻后的剩余厚度来选择不同的第二次字线注入条件，以获得较为稳定的闪存单元阈值电压值；其中，由于不同产品具有不同要求，因此第二次字线注入的注入条件及多晶硅蚀刻后剩余厚度的划分应以不同产品的要求而设定。这样，在本专利技术的控制闪存单元阈值电压的方法中，针对不同的闪存单元阈值电压要求，通过判断多晶硅层蚀刻后的剩余厚度来选择不同的第二次字线注入条件，以获得较为稳定的闪存单元阈值电压值，并且进一步通过反馈机制，可以更有效并且更精确地控制最终的闪存单元阈值电压。可以理解的是，虽然本专利技术已以较佳实施例披露如上，然而上述实施例并非用以限定本专利技术。对于任何熟悉本领域的技术人员而言，在不脱离本专利技术技术方案范围情况下，都可利用上述揭示的
技术实现思路
对本专利技术技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本专利技术技术方案的内容，依据本专利技术的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本专利技术技术方案保护的范围内。本文档来自技高网...

【技术保护点】
一种控制闪存单元阈值电压的方法，其特征在于包括：第一步骤：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域上的光刻胶，而留下硅片的外围部分上的光刻胶；第二步骤：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；第三步骤：对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层以及掩模层；第四步骤：针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，并对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；第五步骤：针对闪存单元区域执行第二次字线注入。

【技术特征摘要】
1.一种控制闪存单元阈值电压的方法，其特征在于包括：第一步骤：在硅片布置光刻胶，并去除硅片的包含闪存单元区域的器件区域上的光刻胶，而留下硅片的外围部分上的光刻胶；第二步骤：针对与将要形成的闪存单元的浮栅相对应的特定硅片区域执行第一次单元注入；第三步骤：对硅片执行处理以便在硅片上依次形成栅极氧化层、多晶硅层、氮化硅层以及掩模层；第四步骤：针对闪存单元区域，完全刻蚀掉氮化硅层以及掩模层的厚度，并对多晶硅层进行部分刻蚀以去掉多晶硅层的部分厚度，而留下多晶硅层的部分厚度；第五步骤：针对闪存单元区域执行第二次字线注入，根据第四步骤中对多晶硅层进行部分蚀刻后留下的多晶硅层的部分...

【专利技术属性】
技术研发人员：张怡，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31