反相器及驱动电路、显示面板、显示装置制造方法及图纸

本发明专利技术优选实施例提供一种反相器及其驱动电路、显示面板、显示装置，反相器包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；第二晶体管以等效二极管形式连接，只能单向导通，第二电容保持输出端的电位稳定，使得输出端的信号不受时钟信号的影响，也即反相器输出端输出的信号不会抖动。且反相器整个工作过程中，输出端有第六晶体管传输第一电平信号或者第七晶体管传输第二电平信号，使得输出端输出的信号不会悬空，输出更加稳定。

【技术实现步骤摘要】
反相器及驱动电路、显示面板、显示装置
本专利技术涉及显示
，尤其涉及一种反相器及驱动电路、显示面板、显示装置。
技术介绍
反相器对输入其的起始信号具有反向作用，也可以说，反相器的输出信号与起始信号互为反相信号。随着电子技术的发展，反相器的应用也越来越广泛，例如反相器可以应用在有机发光显示装置的发射驱动电路，为与发射驱动电路电连接的像素补偿电路提供相应的电位以使像素补偿电路完成节点初始化、阈值补偿和数据写入等。
技术实现思路
本专利技术优选实施例提供一种输出信号更加稳定的反相器，及包含该反相器的驱动电路、显示面板、显示装置。一方面，本专利技术优选实施例提供一种反相器，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；所述第一晶体管的栅极耦接用于接收起始信号的起始信号输入端，第一端耦接用于接收第一电平信号的第一电平信号输入端，第二端耦接第二节点；所述第二晶体管的第一端通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端耦接，所述第二晶体管的栅极与第一端耦接，第二端耦接于第二节点；所述第三晶体管的栅极耦接用于接收第二时钟信号的第二时钟信号输入端，第二端耦接所述第二晶体管的第一端，第一端耦接用于接收第二电平信号的第二电平信号输入端；所述第四晶体管的栅极耦接于第二节点，第一端耦接于所述第一电平信号输入端，第二端耦接于所述第一节点；所述第五晶体管的栅极耦接于所述起始信号输入端，第一端耦接于所述第二电平信号输入端，第二端耦接于第一节点；所述第六晶体管的栅极耦接所述第一节点，第一端耦接所述第一电平信号输入端，第二端耦接反相器的输出端；所述第七晶体管的栅极耦接于第二节点，第一端耦接所述第二电平信号输入端，第二端耦接反相器的输出端；所述第二电容耦接于所述第二节点和输出端之间。另一方面，本专利技术优选实施例还提供一种反相器，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；所述第一晶体管的栅极耦接用于接收起始信号的起始信号输入端，第一端耦接用于接收第一电平信号的第一电平信号输入端，第二端耦接第二节点；所述第二晶体管的第一端通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端耦接，所述第二晶体管的栅极与第一端耦接，第二端耦接于第二节点；所述第三晶体管的栅极耦接第二节点，第二端耦接所述第二晶体管的第一端，第一端耦接用于接收第二电平信号的第二电平信号输入端；所述第四晶体管的栅极耦接于第二节点，第一端耦接于所述第一电平信号输入端，第二端耦接于所述第一节点；所述第五晶体管的栅极耦接于所述起始信号输入端，第一端耦接于所述第二电平信号输入端，第二端耦接于第一节点；所述第六晶体管的栅极耦接所述第一节点，第一端耦接所述第一电平信号输入端，第二端耦接反相器的输出端；所述第七晶体管的栅极耦接于第二节点，第一端耦接所述第二电平信号输入端，第二端耦接反相器的输出端；所述第二电容耦接于所述第二节点和输出端之间。另一方面，本专利技术优选实施例还提供一种驱动电路，包括上述反相器。另一方面，本专利技术优选实施例还提供一种显示面板，包括上述驱动电路。另一方面，本专利技术优选实施例还提供一种显示装置，包括上述显示面板。本专利技术优选实施例提供的反相器及驱动电路、显示面板、显示装置至少具有的有益效果：反相器输出端输出的信号不会抖动，且在工作期间不会出现输出悬空，使得输出更加稳定。附图说明图1是现有技术的反相器电路原理图；图2是图1中反相器的各个信号时序图；图3是本专利技术优选实施例一提供的反相器电路原理图；图4是图3中反相器的各个信号时序图；图5a～图5d是图4中反相器各个工作阶段对应的电路图；图6是本专利技术优选实施例二提供的反相器电路原理图；图7是图6中反相器的一种驱动信号时序图；图8a～图8d是图7中反相器各个工作阶段对应的电路图；图9是图6中反相器的另一种驱动信号时序图；图10a～图10d是图9中反相器各个工作阶段对应的电路图；图11是本专利技术优选实施例三提供的驱动电路连接示意图；图12是本专利技术优选实施例四提供的一种显示面板的结构示意图；图13是图12中第二基板的结构示意图；图14是本专利技术优选实施例五提供的显示装置结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本专利技术，而非对本专利技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本专利技术相关的部分而非全部。图1是现有技术的反相器的电路图。如图1所示，反相器包括第一晶体管P1、第二晶体管P2、第三晶体管P3、第四晶体管P4以及电容C0，其中，第一晶体管P1到第四晶体管P4均为PMOS管；第一晶体管P1的栅极与用于接收起始信号的起始信号输入端IN0电连接、源极与用于接收第一电平信号的第一电平信号输入端VG1电连接，漏极通过电容C0与用于接收第一时钟信号的第一时钟信号输入端电连接；第二晶体管P2的栅极与用于接收第二时钟信号的第二时钟信号输入端XCK电连接，源极分别与第一晶体管P1的漏极和第四晶体管P4的栅极电连接，漏极与用于接收第二电平信号的第二电平信号输入端VG2电连接；第三晶体管P3栅极与起始信号输入端IN0电连接，源极与第一电平信号输入端VG1电连接，漏极与用于产生输出信号的输出端OUT0电连接；第四晶体管P4的源极与输出端OUT0电连接，漏极与第二电平信号输入端VG2电连接。其中，第一电平信号为恒定的高电平信号，第二电平信号为恒定的低电平信号。图2是图1中的反相器的各个信号的波形图。如图2示，SIN0代表初始信号，SCK1代表第一时钟信号，SXCK代表第二时钟信号，SOUT0代表输出信号。由于第一时钟信号SCK1由低电平变成高电平时，通过电容C0的自举效应(电容C0的电荷守恒)，会对第四晶体管P4的栅极的电位产生影响，并影响第四晶体管P4的导通情况，从而影响第二电平信号通过第四晶体管P4传输到输出端OUT，并对输出信号SOUT0的低电平的电平值产生影响，进而导致输出信号的不稳定。实施例一本专利技术实施例一提供一种反相器，如图3所示，反相器包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第一电容C1和第二电容C2。其中，第一晶体管M1的栅极耦接用于接收起始信号的起始信号输入端IN，第一端耦接用于接收第一电平信号的第一电平信号输入端VGH！，第二端耦接第二节点N2；第二晶体管M2的第一端通过所述第一电容C1与用于接收第一时钟信号的第一时钟信号输入端CK耦接，所述第二晶体管M2的栅极与第一端耦接，第二端耦接于第二节点N2；第三晶体管M3的栅极耦接用于接收第二时钟信号的第二时钟信号输入端XCK，第二端耦接所述第二晶体管M2的第一端，第一端耦接用于接收第二电平信号的第二电平信号输入端VGL！；第四晶体管M4的栅极耦接于第二节点N2，第一端耦接于所述第一电平信号输入端VGH！，第二端耦接于第一节点N1；第五晶体管M5的栅极耦接于起始信号输入端IN，第一端耦接于所述第二电平信号输入端VGL！，第二端耦接于第一节点N1；第六晶体管M6的栅极耦接所述第一节点N1，第一端耦接所述本文档来自技高网...

【技术保护点】
一种反相器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；所述第一晶体管的栅极耦接用于接收起始信号的起始信号输入端，第一端耦接用于接收第一电平信号的第一电平信号输入端，第二端耦接第二节点；所述第二晶体管的第一端通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端耦接，所述第二晶体管的栅极与第一端耦接，第二端耦接于第二节点；所述第三晶体管的栅极耦接用于接收第二时钟信号的第二时钟信号输入端，第二端耦接所述第二晶体管的第一端，第一端耦接用于接收第二电平信号的第二电平信号输入端；所述第四晶体管的栅极耦接于第二节点，第一端耦接于所述第一电平信号输入端，第二端耦接于所述第一节点；所述第五晶体管的栅极耦接于所述起始信号输入端，第一端耦接于所述第二电平信号输入端，第二端耦接于第一节点；所述第六晶体管的栅极耦接所述第一节点，第一端耦接所述第一电平信号输入端，第二端耦接反相器的输出端；所述第七晶体管的栅极耦接于第二节点，第一端耦接所述第二电平信号输入端，第二端耦接反相器的输出端；所述第二电容耦接于所述第二节点和输出端之间。

【技术特征摘要】
1.一种反相器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；所述第一晶体管的栅极耦接用于接收起始信号的起始信号输入端，第一端耦接用于接收第一电平信号的第一电平信号输入端，第二端耦接第二节点；所述第二晶体管的第一端通过所述第一电容与用于接收第一时钟信号的第一时钟信号输入端耦接，所述第二晶体管的栅极与第一端耦接，第二端耦接于第二节点；所述第三晶体管的栅极耦接用于接收第二时钟信号的第二时钟信号输入端，第二端耦接所述第二晶体管的第一端，第一端耦接用于接收第二电平信号的第二电平信号输入端；所述第四晶体管的栅极耦接于第二节点，第一端耦接于所述第一电平信号输入端，第二端耦接于第一节点；所述第五晶体管的栅极耦接于所述起始信号输入端，第一端耦接于所述第二电平信号输入端，第二端耦接于第一节点；所述第六晶体管的栅极耦接所述第一节点，第一端耦接所述第一电平信号输入端，第二端耦接反相器的输出端；所述第七晶体管的栅极耦接于第二节点，第一端耦接所述第二电平信号输入端，第二端耦接反相器的输出端；所述第二电容耦接于所述第二节点和输出端之间；所述第一时钟信号和所述第二时钟信号互为反相的脉冲信号。2.根据权利要求1所述的反相器，其特征在于，所述反相器的工作状态包括第一阶段、第二阶段、第三阶段、第四阶段，其中：所述第一阶段中，所述起始信号控制所述第一晶体管和所述第五晶体管关闭，所述第二时钟信号控制所述第三晶体管开启，所述第二电平信号经所述第三晶体管传输至所述第二晶体管的栅极并控制第二晶体管开启，再经所述第二晶体管传输至第二节点，然后分别控制第四晶体管和第七晶体管开启，所述第四晶体管传输第一电平信号至第一节点，控制第六晶体管关闭，所述第七晶体管传输第二电平信号至所述输出端，作为该阶段的输出信号；所述第二阶段中，所述第二时钟信号控制所述第三晶体管关闭，所述起始信号控制所述第一晶体管和所述第五晶体管开启，所述第一电平信号通过所述第一晶体管传输至第二节点，控制第七晶体管关闭，所述第二电平信号通过所述第五晶体管传输至第一节点，控制所述第六晶体管开启，所述第六晶体管传输第一电平信号至所述输出端，作为该阶段的输出信号；所述第三阶段中，所述起始信号控制所述第一晶体管和所述第五晶体管关闭，所述第二时钟信号控制所述第三晶体管开启，所述第二电平信号经所述第三晶体管传输至所述第二晶体管的栅极并控制第二晶体管开启，再经所述第二晶体管传输至第二节点，然后分别控制第四晶体管和第七晶体管开启，所述第四晶体管传输第一电平信号至第一节点，控制第六晶体管关闭，所述第七晶体管传输第二电平信号至所述输出端，作为该阶段的输出信号；所述第四阶段中，所述起始信号控制所述第一晶体管和所述第五晶体管关闭，所述第二时钟信号控制所述第三晶体管关闭，所述第一时钟信号通过所述第一电容控制所述第二晶体管的栅极的电位以使所述第二晶体管开启，所述第二晶体管的栅极的电位通过所述第二晶体管传输至第二节点，然后分别控制第四晶体管和第七晶体管开启，所述第四晶体管传输第一电平信号至第一节点，控制第六晶体管关闭，所述第七晶体管传输第二电平信号至所述输出端，作为该阶段的输出信号。3.根据权利要求1或2所述的反相器，其特征在于，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为PMOS管，所述第一电平信号为恒定的高电平，所述的第二电平信号为恒定的低电平；或者，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管均为NMOS管，所述第一电平信号为恒定的低电平，所述的第二电平信号为恒定的高电平。4.一种反相器，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容和第二电容；所述第一晶体管的栅极耦接用于接收起始信号的起始信号输入端，第一端耦接用于接收第一电平信号的第一电平信号输入端，第二端耦接第二节点；所述第二晶体...

【专利技术属性】
技术研发人员：王志良，钱栋，罗丽媛，
申请(专利权)人：上海天马有机发光显示技术有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31