一种电熔丝测试结构制造技术

本实用新型专利技术提供一种电熔丝测试结构，所述电熔丝测试结构至少包括：若干电熔丝单元；所述每个电熔丝单元至少包括：第一端子以及一端分别电连接于所述第一端子上、下、左、右四个部位的电熔丝；与所述每个电熔丝的另一端分别电连接的第二端子；所述若干电熔丝单元呈矩阵分布且其中每个电熔丝与其距离最近的所述电熔丝通过共用所述第二端子相互电连接。所述呈矩阵分布的若干电熔丝的熔断尺寸按该矩阵的行或列呈不同。本实用新型专利技术使得将熔断尺寸在基准尺寸周围变化的不同熔断尺寸的电熔丝电连接成矩阵分布的网状结构，来对电熔丝的熔断尺寸的窗口进行测试，可以有效定义电熔丝熔断尺寸的窗口并提高线上产品的生产良率。

【技术实现步骤摘要】
一种电熔丝测试结构
本技术涉及一种半导体测试结构，特别是涉及一种电熔丝测试结构。
技术介绍
常规的集成电路(IC)可以包括至少一个可编程的电路元件，诸如片上电熔丝(electrical fuse, eFuse)，其用来定制所述1C，例如根据eFuse的编程状态，可以依照客户的合同或授权需求来启用或禁止IC的特征。 eFuse的诞生源于几年前IBM工程师的一个发现:与更旧的激光熔断技术相比，电子迀移(EM)特性可以用来生成小得多的熔丝结构。电熔丝可以在芯片上编程，不论是在晶圆探测阶段还是在封装过程中。采用I/O电路的片上电压(通常为2.5V)，一个持续200微秒的10毫安直流脉冲就足以编程单根熔丝。 不同于大多数FPGA使用的SRAM阵列，电熔丝一次只有一根熔丝能够被编程，这是该方法的配置能力存在限制范围的原因。但当与日益成熟的内置自测试(BIST)引擎组合使用时，这些熔丝就变成了强大的工具，能减少测试和自修复的成本，而这正是复杂芯片设计所面临的重大挑战。 在半导体的制程中，电熔丝的制作需要进行预检测(Pre-check)以及预检测之后的写入(program)过程，而电熔丝一般是由多晶硅和沉积在多晶硅之上的金属硅化物制作而成的结构；金属硅化物有助于降低器件的接触电阻；而在eFuse的制程中，往往由于工艺过程中的一些影响因素而导致电熔丝熔断宽度不在所定义的窗口中。 线上的大量产品，有时由于过刻蚀导致的电熔丝测试结构中金属硅化物变薄，宽度变窄，在预检测的过程中会出现没来得及测试电熔丝的电阻而电熔丝熔断的现象；同样，在进行写入的时候，由于多晶硅或金属硅化物的熔断宽度太大而导致在通大电流的情况下，电熔丝不能被熔断的现象。因此，以上两种情况使得电熔丝不能正常发挥编程的作用。 而现有技术中，在生产线上还没有任何信息或数据能够及时预测上述情况的发生，同时也没有其他测试结构能够提供有效的测试手段来对eFuse的熔断宽度定义合适的窗P。 因此，有必要提出一种新的电熔丝测试结构来解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种电熔丝测试结构，用于解决现有技术中由于过刻蚀导致的电熔丝测试结构中金属硅化物变薄，宽度变窄，在预检测的过程中会出现没来得及测试电熔丝的电阻而电熔丝熔断的现象，以及在进行写入过程中，由于多晶硅或金属硅化物的熔断宽度太大而导致在通大电流的情况下，电熔丝不能被熔断的问题。 为实现上述目的及其他相关目的，本技术提供一种电熔丝测试结构，所述电熔丝测试结构至少包括:若干电熔丝单元；所述每个电熔丝单元至少包括:第一端子以及一端分别电连接于所述第一端子上、下、左、右四个部位的电熔丝；与所述每个电熔丝的另一端分别电连接的第二端子；所述若干电熔丝单元呈矩阵分布且其中每个电熔丝与其距离最近的所述电熔丝通过共用所述第二端子相互电连接；所述呈矩阵分布的若干电熔丝的熔断尺寸按该矩阵的行或列呈不同。 作为本技术的电熔丝测试结构的一种优选方案，所述每个电熔丝单元中的第一端子电连接有第一焊垫；所述每个电熔丝单元中的第二端子都电连接有第二焊垫；所述每个第一焊垫都电连接至第一公共焊垫；所述每个第二焊垫都电连接至第二公共焊垫。 作为本技术的电熔丝测试结构的一种优选方案，所述电熔丝为由多晶硅以及沉积在多晶硅之上的金属硅化物构成的条状结构；所述每个电熔丝的长度彼此相等；所述电熔丝的熔断尺寸为所述条状结构的宽度。 作为本技术的电熔丝测试结构的一种优选方案，所述第一、第二端子由多晶硅以及沉积在多晶硅之上的金属硅化物构成；并且所述第一、第二端子以及与该第一、第二端子连接的电熔丝一体成型。 作为本技术的电熔丝测试结构的一种优选方案，所述第一端子的横截面形状为正方形；所述每个第一端子的面积彼此相等；所述每个第二端子的形状以及面积大小彼此相同。 作为本技术的电熔丝测试结构的一种优选方案，所述电熔丝电连接于所述横截面为正方形的所述第一端子的四个角；并且所述电熔丝以及与该电熔丝电连接的所述第二端子沿所述正方形的对角线分布。 作为本技术的电熔丝测试结构的一种优选方案，所述每个电熔丝单元中的电熔丝的熔断尺寸彼此相同，并且按矩阵分布的所述若干电熔丝单元中的电熔丝的熔断尺寸按该矩阵的行或列呈递增或递减变化。 作为本技术的电熔丝测试结构的一种优选方案，所述呈矩阵分布的电熔丝单元中，每行的电熔丝单元数目等于每列的电熔丝单元数目。 作为本技术的电熔丝测试结构的一种优选方案，由所述若干电熔丝单元分布构成的矩阵为7*7矩阵；其中位于该矩阵第四列的电熔丝单元中电熔丝的熔断尺寸为基准尺寸；第三列至第一列的电熔丝单元中的电熔丝的熔断尺寸在所述基准尺寸的基础上依次递减I纳米；第五列至第七列的电熔丝单元中的电熔丝的熔断尺寸在所述基准尺寸的基础上依次递增I纳米。 作为本技术的电熔丝测试结构的一种优选方案，所述电熔丝测试结构中制程工艺的特征尺寸包括65nm、55nm或32nm。 如上所述，本技术的电熔丝测试结构，具有以下有益效果:本技术使得将熔断尺寸在基准尺寸周围变化的不同熔断尺寸的电熔丝电连接成矩阵分布的网状结构，并对电熔丝的熔断尺寸的窗口进行测试，可以有效定义电熔丝熔断尺寸的窗口并提高线上产品的生广良率。 【附图说明】 图1为本技术的电熔丝单元版图示意图。 图2为本技术的电熔丝测试结构版图示意图。 元件标号说明 10电熔丝单元 101第一端子 102第二端子 103电恪丝 104第一焊垫 105第二焊垫 106第二公共焊垫 【具体实施方式】 以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。 请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。 如图1和图2所示，本技术提供一种电熔丝测试结构，本实施例中，所述测试结构包括如图2所示的若干电熔丝单元10 ;图1表示的是所述电熔丝单元的版图示意图，如图1所示，所述每个电熔丝单元包括:第一端子101以及一端分别电连接于所述第一端子上、下、左、右四个部位的电熔丝103 ;与所述每个电熔丝的另一端分别电连接的第二端子102 ;优选地，本实施例中，所述第一端子的横截面形状为正方形；也就是说，所述第一端子的上下、左右四个部位分别电连接一个所述电熔丝103 ;所述每个电熔丝的另一端又分别电连接一个所述第二端子102 ;进一步优选地，如图1所示，所述电熔丝103电连接于所述横截面为正方形的所述第一端子101的四个角；所述第一端子的版图形状显示为正方形；并且所述电熔丝以及与该电熔丝电连接的所述第二端子沿所述正方形的对角线分布。亦即连接在所述本文档来自技高网...

【技术保护点】
一种电熔丝测试结构，其特征在于，所述电熔丝测试结构至少包括：若干电熔丝单元；所述每个电熔丝单元至少包括：第一端子以及一端分别电连接于所述第一端子上、下、左、右四个部位的电熔丝；与所述每个电熔丝的另一端分别电连接的第二端子；所述若干电熔丝单元呈矩阵分布且其中每个电熔丝与其距离最近的所述电熔丝通过共用所述第二端子相互电连接；所述呈矩阵分布的若干电熔丝的熔断尺寸按该矩阵的行或列呈不同。

【技术特征摘要】
1.一种电熔丝测试结构，其特征在于，所述电熔丝测试结构至少包括: 若干电熔丝单元； 所述每个电熔丝单元至少包括:第一端子以及一端分别电连接于所述第一端子上、下、左、右四个部位的电熔丝；与所述每个电熔丝的另一端分别电连接的第二端子； 所述若干电熔丝单元呈矩阵分布且其中每个电熔丝与其距离最近的所述电熔丝通过共用所述第二端子相互电连接； 所述呈矩阵分布的若干电熔丝的熔断尺寸按该矩阵的行或列呈不同。2.根据权利要求1所述的电熔丝测试结构，其特征在于:所述每个电熔丝单元中的第一端子电连接有第一焊垫；所述每个电熔丝单元中的第二端子都电连接有第二焊垫；所述每个第一焊垫都电连接至第一公共焊垫；所述每个第二焊垫都电连接至第二公共焊垫。3.根据权利要求1所述的电熔丝测试结构，其特征在于:所述电熔丝为由多晶硅以及沉积在多晶硅之上的金属硅化物构成的条状结构；所述每个电熔丝的长度彼此相等；所述电熔丝的熔断尺寸为所述条状结构的宽度。4.根据权利要求3所述的电熔丝测试结构，其特征在于:所述第一、第二端子由多晶硅以及沉积在多晶硅之上的金属硅化物构成；并且所述第一、第二端子以及与该第一、第二端子连接的电熔丝一体成型。5.根据权利要求4所述的电熔丝测试结构，其特征在于:所述第...

【专利技术属性】
技术研发人员：王喆，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：新型
国别省市：北京;11