一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底；实施第一快速热氮化，在半导体衬底的靠近顶部的区域形成第一氮化硅层；实施快速热氧化，在第一氮化硅层下方的半导体衬底中形成氧化硅层；实施第二快速热氮化，在氧化硅层下方的半导体衬底中形成第二氮化硅层。根据本发明专利技术，无需通过外延生长或沉积工艺在半导体衬底上形成额外的氧化物层构成隧道氧化层，从而降低工艺成本，同时，对半导体衬底实施两次快速热氮化处理以分别形成隧道氧化层的顶部氮化物层和底部氮化物层，可以有效解决底部氮化物层与隧道氧化层之间的界面特性的控制问题，避免通过去偶极等离子氮化形成顶部氮化物层所带来的氮掺杂深度的控制问题，简单易行。

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体制造工艺，具体而言涉及一种形成NANDFlash存储器的隧道氧化层（tunneloxide）的方法。
技术介绍
NANDFlash存储器是Flash存储器的一种，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案。NANDFlash存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，例如将NANDFlash存储器应用于嵌入式产品，包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。随着半导体制造工艺节点的日益下降，对于NANDFlash存储器的重要组成部分隧道氧化层而言，其特征尺寸的缩减以及随之产生的可靠性的降低成为半导体制造工艺急需解决的重要课题。现有的形成隧道氧化层的工艺包括以下步骤：首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。接着，如图1B所示，采用外延生长工艺在半导体衬底100上形成氧化物层101。氧化物层101的材料优选二氧化硅（SiO2）。接着，如图1C所示，采用去偶极等离子氮化（decoupledplasmanitridation）工艺在氧化物层101的靠近其顶部的区域实施氮掺杂，随后进行氮化后退火(postnitrationanneal)处理，最终在氧化物层101的靠近其顶部的区域形成顶部氮化物层102。接着，如图1D所示，采用快速热氮氧化（rapidthermalnitridationoxidation）工艺在半导体衬底100的靠近其顶部的区域（即半导体衬底100中邻近半导体衬底100与氧化物层101之间的界面的区域）形成底部氮化物层102’。通过上述工艺过程形成的隧道氧化层的顶部和底部均具有氮化物层，所述氮化物层可以极大改善隧道氧化层的可靠性。但是，实施上述工艺过程的成本较高，形成顶部氮化物层102所实施的去偶极等离子氮化工艺存在氮掺杂深度的控制问题等，形成底部氮化物层102’存在底部氮化物层102’与氧化物层101之间的界面特性的控制问题等。因此，需要提出一种方法，以解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，包括：提供半导体衬底；实施第一快速热氮化，在所述半导体衬底的靠近顶部的区域形成第一氮化硅层；实施快速热氧化，在所述第一氮化硅层下方的半导体衬底中形成氧化硅层；实施第二快速热氮化，在所述氧化硅层下方的半导体衬底中形成第二氮化硅层。进一步，所述半导体器件为NANDFlash存储器。进一步，所述氧化硅层构成所述NANDFlash存储器的隧道氧化层，所述第一氮化硅层和所述第二氮化硅层分别构成所述隧道氧化层的顶部氮化物层和底部氮化物层。进一步，所述第一快速热氮化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。进一步，所述第二快速热氮化的工艺条件为：温度900-1100℃，压力0.5-760torr，气体组分选自一氧化氮、氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。进一步，所述快速热氧化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氧气、一氧化氮中的至少一种，气体流量500sccm-50slm，处理时间5-300s。进一步，实施所述第一快速热氮化之前，还包括在所述半导体衬底中依次形成隔离结构和阱区的步骤。进一步，实施所述第二快速热氮化之后，还包括在所述半导体衬底上形成浮栅和控制栅的步骤。进一步，形成所述浮栅和所述控制栅的步骤包括：在所述第一氮化硅层上依次沉积第一栅极材料层、第一氧化物层、氮化物层、第二氧化物层和第二栅极材料层；依次蚀刻所述第二栅极材料层、所述第二氧化物层、所述氮化物层、所述第一氧化物层、所述第一栅极材料层、所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层。进一步，所述浮栅由自上而下层叠的所述第一栅极材料层、所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层构成，所述控制栅由自上而下层叠的所述第二栅极材料层、所述第二氧化物层、所述氮化物层和所述第一氧化物层构成。根据本专利技术，无需通过外延生长或沉积工艺在半导体衬底上形成额外的氧化物层构成隧道氧化层，从而降低工艺成本，同时，对半导体衬底实施两次快速热氮化处理以分别形成隧道氧化层的顶部氮化物层和底部氮化物层，可以有效解决底部氮化物层与隧道氧化层之间的界面特性的控制问题，避免通过去偶极等离子氮化形成顶部氮化物层所带来的氮掺杂深度的控制问题，简单易行。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1D为根据现有的形成隧道氧化层的工艺依次实施的步骤所分别获得的器件的示意性剖面图；图2A-图2D为根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；图3为根据本专利技术示例性实施例的方法形成隧道氧化层的流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术，将在下列的描述中提出详细的步骤，以便阐释本专利技术提出的形成隧道氧化层的方法。显然，本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。[示例性实施例]下面，参照图2A-图2D和图3来描述根据本专利技术示例性实施例的方法形成隧道氧化层的详细步骤。参照图2A-图2D，其中示出了根据本专利技术示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。接下来，在半导体衬底200中形成隔离结构，为了简化，图示中予以省略。作为示例，隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本实施例中，隔离结构为浅沟槽隔离结构，其形成过程通常包括以下步骤：在半导体衬底200上形成硬掩膜层，采用本领域技术人员所熟习的各种适宜的工艺技术形成硬掩膜层，例如化学气相沉积工艺，硬掩膜层的材料优选氮化硅；图案化硬掩膜层，以在硬掩膜层中形成构成浅沟槽隔离结构的图案的开口，该过程包括：在硬掩膜层上形成具有浅沟槽隔离结构的图案的光刻胶层，以所述光刻胶层为掩膜，蚀刻硬掩膜层直至露出半本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底；实施第一快速热氮化，在所述半导体衬底的靠近顶部的区域形成第一氮化硅层；实施快速热氧化，在所述第一氮化硅层下方的半导体衬底中形成氧化硅层；实施第二快速热氮化，在所述氧化硅层下方的半导体衬底中形成第二氮化硅层。

【技术特征摘要】
1.一种半导体器件的制造方法，包括：提供半导体衬底；实施第一快速热氮化，在所述半导体衬底的靠近顶部的区域形成第一氮化硅层；实施快速热氧化，在所述第一氮化硅层下方的半导体衬底中形成氧化硅层；实施第二快速热氮化，在所述氧化硅层下方的半导体衬底中形成第二氮化硅层，其中，所述第一氮化硅层、所述氧化硅层和所述第二氮化硅层是自上而下层叠的。2.根据权利要求1所述的方法，其特征在于，所述半导体器件为NANDFlash存储器。3.根据权利要求2所述的方法，其特征在于，所述氧化硅层构成所述NANDFlash存储器的隧道氧化层，所述第一氮化硅层和所述第二氮化硅层分别构成所述隧道氧化层的顶部氮化物层和底部氮化物层。4.根据权利要求1所述的方法，其特征在于，所述第一快速热氮化的工艺条件为：温度600-1100℃，压力0.5-760torr，气体组分选自氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种，气体流量500sccm-50slm，处理时间5-300s。5.根据权利要求1所述的方法，其特征在于，所述第二快速热氮化的工艺条件为：温度900-1100℃，压力0.5-760torr，气体组分选自一氧化氮、氨气、氨气和氩气的组合、氨气和氮气的组合、氨气和氦气的组合中的至少一种...

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31