本发明专利技术提供了包括鳍形场效应晶体管(finFET)的集成电路器件及其形成方法。该方法可以包括：在基板上形成包括锗的鳍形沟道区；以及在基板上形成邻近沟道区的源/漏区域。该方法还可以包括形成接触沟道区的侧壁和源/漏区域的侧壁的阻挡层，阻挡层可以包括SixGe1-x，并且x可以在约0.05至约0.2的范围内。
【技术实现步骤摘要】
【专利摘要】本专利技术提供了包括鳍形场效应晶体管(finFET)的集成电路器件及其形成方法。该方法可以包括：在基板上形成包括锗的鳍形沟道区；以及在基板上形成邻近沟道区的源/漏区域。该方法还可以包括形成接触沟道区的侧壁和源/漏区域的侧壁的阻挡层，阻挡层可以包括SixGe1-x，并且x可以在约0.05至约0.2的范围内。【专利说明】
本公开总地涉及电子领域，更具体地，涉及形成集成电路器件的方法。
技术介绍
已经发展了包括纯锗沟道的FinFET(鳍形场效应晶体管)以提高载流子迁移率。然而，由于漏极区中较大的带间隧穿(band-to-band tunneling, BTBT)电流,纯锗沟道会具有比硅沟道更高的泄漏电流。由于锗中的直接带隙小于硅中的直接带隙，所以带间隧穿电流会在锗中比娃中更大。
技术实现思路
一种形成finFET的方法可以包括:在基板上形成包括锗的鳍形沟道区；以及在基板上形成邻近沟道区的源/漏区域。该方法还可以包括形成接触沟道区的侧壁和源/漏区域的侧壁的阻挡层。阻挡层可以包括SixGei_x，X的值可以在约0.05至约0.2的范围内。 根据各个实施例，沟道区中的锗浓度可以大于阻挡层中的锗浓度。 在各个实施例中，形成沟道区可以包括形成包括Sii_yGey的沟道区，形成源/漏区域可以包括形成源/漏区域的包括基本上纯锗的部分。I的值可以在约0.8至约I的范围内。根据各个实施例，沟道区中的锗浓度可以大于阻挡层中的锗浓度，并且源/漏区域中的锗浓度可以基本上等于或大于阻挡层中的锗浓度。根据各个实施例，该方法还可以包括形成接触源/漏区域的上表面的接触区，源/漏区域的包括基本上纯锗的部分可以接触接触区。 在各个实施例中，形成沟道区可以包括形成包括Sii_yGey的沟道，形成源/漏区域可以包括形成源/漏区域的包括基本上纯硅的部分。y的值可以在约0.85至约I的范围内。根据各个实施例，沟道区中的锗浓度可以大于阻挡层中的锗浓度。根据各个实施例，该方法还可以包括形成接触源/漏区域的上表面的接触区，源/漏区域的包括基本上纯硅的部分可以接触接触区。 根据各个实施例，形成沟道区和阻挡层可以包括:在基板上形成初始沟道区；在初始沟道区上形成掩模图案；使用掩模图案作为蚀刻掩模蚀刻初始沟道区以形成沟道区；然后使用沟道区作为籽层外延生长阻挡层。 在各个实施例中，形成掩模图案可以包括在初始沟道区上形成第一掩模图案以及在第一掩模图案的相对侧壁上形成间隔物图案。 在各个实施例中，蚀刻初始沟道区可以包括蚀刻初始沟道区直到初始沟道区的被蚀刻部分的深度到达预定深度。 根据各个实施例，形成沟道区和阻挡层可以包括:在基板上形成初始沟道区；在初始沟道区的第一部分上形成第一掩模图案；使用第一掩模图案作为注入阻挡掩模注入硅离子到初始沟道区中；在注入硅离子之后在初始沟道区的第一部分上形成第二掩模图案；然后使用第二掩模图案作为蚀刻掩模蚀刻初始沟道区以形成沟道区和阻挡层。 在各个实施例中，形成第二掩模图案可以包括在第一掩模图案的相对侧壁上形成间隔物图案。 根据各个实施例，形成源/漏区域可以包括使用阻挡层作为籽层外延生长源/漏区域。 根据各个实施例，形成源/漏区域可以包括形成邻近沟道区的第一侧壁的第一源/漏区域使得阻挡层可以接触沟道区的第一侧壁和第一源/漏区域的侧壁。该方法还可以包括形成第二源/漏区域，第二源/漏区域接触沟道区的与该沟道区的第一侧壁相反的第二侧壁。 在各个实施例中，该方法还可以包括形成接触源/漏区域的上表面的接触区。 根据各个实施例，阻挡层在从沟道区到源/漏区域的方向上的宽度可以为约1nm0 根据各个实施例，该方法还可以包括在沟道区上形成栅电极，阻挡层的与沟道区的侧壁接触的侧壁可以基本上对准于栅电极的侧壁，使得结可以形成在阻挡层中。 形成finFET器件的方法可以包括:在基板上形成包括锗的鳍形沟道区；在基板上且在沟道区的侧壁上形成源/漏区域；以及在沟道区的侧壁和源/漏区域的侧壁之间形成阻挡层。阻挡层可以包括硅和锗，阻挡层中的锗浓度可以小于沟道区中的锗浓度。 根据各个实施例，形成阻挡层可以包括形成包括SixGei_x的阻挡层，X的值可以在约0.05至约0.2的范围内。 根据各个实施例，形成沟道区和阻挡层可以包括:在基板上形成初始沟道区；在初始沟道区上形成掩模图案；使用掩模图案作为蚀刻掩模蚀刻初始沟道区以形成沟道区；然后使用沟道区作为籽层外延生长阻挡层。 在各个实施例中，形成掩模图案可以包括在初始沟道区上形成第一掩模图案以及在第一掩模图案的相对侧壁上形成间隔物图案。 根据各个实施例，形成沟道区和阻挡层可以包括:在基板上形成初始沟道区；在初始沟道区的第一部分上形成第一掩模图案；使用第一掩模图案作为注入阻挡掩模注入硅离子到初始沟道区中；在注入硅离子之后在初始沟道区上形成第二掩模图案；然后使用第二掩模图案作为蚀刻掩模蚀刻初始沟道区以形成沟道区和阻挡层。 在各个实施例中，形成第二掩模图案可以包括在第一掩模图案的相对侧壁上形成间隔物图案。 根据各个实施例，形成沟道区可以包括形成包括Sii_yGey的沟道区，形成源/漏区域可以包括形成源/漏区域的包括基本上纯锗的部分。I的值可以在约0.8至约I的范围内。在各个实施例中，该方法还可以包括形成接触源/漏区域的上表面的接触区，源/漏区域的包括基本上纯锗的部分可以接触接触区。在各个实施例中，沟道区中的锗浓度可以大于阻挡层中的锗浓度，并且源/漏区域中的锗浓度可以基本上等于或大于阻挡层中的锗浓度。finFET可以是P型finFET。 根据各个实施例，形成沟道区可以包括形成包括Sii_yGey的沟道区，形成源/漏区域可以包括形成源/漏区域的包括基本上纯硅的部分。I的值可以在约0.85至约I的范围内。在各个实施例中，该方法还可以包括形成接触源/漏区域的上表面的接触区，源/漏区域的包括基本上纯硅的部分可以接触接触区。在各个实施例中，沟道区中的锗浓度可以大于阻挡层中的锗浓度。finFET可以是N型finFET。 在各个实施例中，形成源/漏区域可以包括在沟道区的第一侧壁上形成第一源/漏区域使得阻挡层可以设置在沟道区的第一侧壁和第一源/漏区域的侧壁之间。该方法还可以包括形成接触沟道区的与沟道区的第一侧壁相反的第二侧壁的第二源/漏区域，使得阻挡层可以不设置在沟道区的第二侧壁和第二源/漏区域之间。 根据各个实施例，阻挡层在从沟道区到源/漏区域的方向上的宽度可以为约1nm0 在各个实施例中，该方法还可以包括在沟道区上形成栅电极，阻挡层的面对沟道区的侧壁的侧壁可以基本上对准于栅电极的侧壁，使得结可以形成在阻挡层中。 包括finFET的集成电路器件可以包括在基板上的包括锗的鳍形沟道区、在基板上邻近沟道区的源/漏区域以及接触沟道区的侧壁和源/漏区域的侧壁的阻挡层。阻挡层可以包括SixGe1^ X的值可以在约0.05至约0.2的范围内。 根据各个实施例，沟道区中的锗浓度可以大于阻挡层中的锗浓度。 在各个实施例中，沟道区可以包括SipyGey，源/漏区域可以包括基本上包含纯锗的部分。y的值可以在约0.8至约I的范围内。沟道区中的锗浓度可以大于阻挡层中的锗浓度，本文档来自技高网...
【技术保护点】
一种形成鳍形场效应晶体管的方法，该方法包括：在基板上形成包括锗的鳍形沟道区；在所述基板上形成邻近所述沟道区的源/漏区域；形成接触所述沟道区的侧壁和所述源/漏区域的侧壁的阻挡层，其中所述阻挡层包括SixGe1‑x，并且x在0.05至0.2的范围内。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：BJ奥布拉多维克，RC鲍恩，MS罗德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。