HD类功率放大器制造技术

一种多级放大器包括被电源电压供给且可操作以产生至少两个输出电压的变换器电路，适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路，以及被模拟输入信号供给的放大器电路，该放大器电路包括耦合到功率级驱动器和功率级的模数转换器，其中该功率级驱动器接收来自该电压比较器的驱动信号。

【技术实现步骤摘要】
HD类功率放大器背景领域本专利技术总体上涉及信号放大器及其应用。如果放大器不能供给足以精确放大输入信号的电流，许多电子系统的精度会降低。一些放大器架构已经出现，并且根据放大器类型或“类”放大器的设计一般都可以指定。在便携式应用中，D类和H类放大器通常被考虑使用。一种D类或“开关”放大器是电子放大器，其中的功率器件，例如MOSFET(金属氧化物半导体场效应晶体管)，像开关一样被操作。在典型的D类放大器中，功率器件像二进制开/关开关一样被操作。这里，晶体管的开关模式用于调节功率输出。其结果是，D类放大器实现高功率转换效率。然而，D类放大器的缺点是高带外噪声和过量电磁干扰。其他类型的放大器，如H级，依靠自动调节线性电源轨。H类放大器通过不断提高和降低电源来操作，按照要求，超过一定的最小偏差水平。虽然H类放大器的效率比D级低，H级器件实现了较低的带外噪声和更好的电磁干扰性能。然而，由于其性能过于依赖其内置的电源轨，H类放大器很少被选择以驱动高性能音频系统和其他应用程序的扬声器。因此，本专利技术人已经认识到改善放大器设计的需求可用于许多应用，例如音频系统和其他便携式应用。例如，专利技术人提供的结构结合了D类和H类放大器的优点，其具有比H级更高的效率和相比于D类放大器带外噪声和电磁干扰显著改善。附图说明图1示出了根据示例实施方案的多级放大器的框图。图2A示出了根据示例实施方案的功率级的电路原理图。图2B示出了根据另一示例实施方案的替代功率级的电路原理图。图3是根据示例实施方案描绘的两个输出升降压式变换器的功率级的电路原理图。图4是用于图3的双输出型升降压式变换器的控制回路的框图。图5示出了根据实施方案从放大器产生的示例模拟输出电压图形。图6示出了根据实施方案从放大器产生的示例模拟输出电压图形。图7示出了根据另一示例实施方案的另一多级放大器的框图。
技术实现思路
本专利技术的实施方案提供了一种多级放大器，包括被电源电压供给且可操作以产生至少两个输出电压的变换器电路，适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路，和被模拟输入信号供给的放大器电路，该放大器电路包括耦合到功率级驱动器和功率级的模数转换器，其中该功率级驱动器接收来自该电压比较器的驱动信号。图1示出了根据示例实施方案的多级放大器100的框图。如图1所示，放大器装置可以包括双输出型升降压式变换器110、电压比较器电路120和放大器电路130。该放大器电路130可包括模数转换器(ADC)140、功率级驱动器150和功率级160。该升降压式变换器110耦合到输入电池电压VBAT。该升降压式变换器110可产生大于或小于输入电压幅度(即，VBAT)的输出电压幅度。这里，高输出电压VC_H和低输出电压VC_L是升降压式变换器110的两个输出信号(即，升压和降压信号)。虽然VC_H和VC_L不是固定电压，VC_H通常高于VC_L。升降压式变换器110示例电路结构将结合图3和图4进行讨论。与升降压式变换器110类似，比较器电路120也被耦合到输入电池电压VBAT。此外，升降压式变换器110的输出VC_H和VC_L被输入到比较器电路120使得VC_H和VC_L可各自与电池电压VBAT相比较。例如，比较器121可以比较输入电池电压VBAT与降压电压VC_L，比较器122可以比较输入的电池电压VBAT与升压电压VC_H。比较器121和122所得到的信号随后可被提供给放大器电路130的功率级驱动器150。如上所讨论和在图1中所示的，该放大器电路130可包括模数转换器电路140、功率级驱动器150和功率级160。预先供给输入信号VIN到模数转换器电路140，混频器集成输入信号VIN与功率级160所产生的输出信号VOUT。该输出信号VOUT是由反馈回路提供给混频器。模数转换器电路140可以使用多种体系结构中的一种，如快闪型、Δ-Σ型、流水线型和逐次逼近型寄存器(SAR)架构。当模数转换器电路140以Δ-Σ架构实现时，模数转换器电路140一般包括：积分器(未示出)和量化器141。量化器141所得到的信号随后被提供给功率级驱动器150。模数转换器电路140可以输出多个电压电平提供给功率级驱动器150。例如，模数转换器电路140可以输出7个电平：+3、+2、+1、0、-1、-2和-3。在另一个示例中，模数转换器电路140可以输出5个电平：+2、+1、0、-1和-2。在5电平模数转换器实现方式中，升降压式变换器110的响应时间会稍快于7电平实现方式。然而，所得到的系统效率会略有降低因为输出功率将通过升降压式变换器110(即，不直接从VBAT)来提供。功率级驱动器150接收来自比较器电路120的比较器121和122的比较信号以及从模数转换器电路140的量化器141的比较信号以产生多个用于控制功率级160开关元件的栅极控制信号。该示例的功率级160可包括排列在H桥结构中的多个开关元件。在本示例结构中，H桥的每一侧包括多个PMOS晶体管。例如，在H桥结构的每一侧，三个PMOS晶体管可以分别连接到VC_H、VC_L和VBAT。在另一个示例中，在H桥结构的每一侧，两个PMOS晶体管可以分别连接到VC_H和VC_L。在任一示例中，H桥的每一侧也可以通过NMOS晶体管被耦合到地。图2A示出了根据示例实施方案的功率级160的电路原理图。该示例的功率级160A可以包括多个排列在H桥结构中的PMOS和NMOS开关元件161-168。在该示例结构中，H桥的每一侧上分别包括三个PMOS晶体管161-163和164-166。在H桥结构的每一侧，三个PMOS晶体管161-163和164-166分别连接到VC_H、VC_L和VBAT。此外，H桥的每一侧也通过NMOS晶体管167和168分别被耦合到地。该功率级160A，如图2A所示，可以通过功率级电路150耦合到7电平模数转换器电路。这里，该模数转换器电路140输出7个电平：+3、+2、+1、0、-1、-2和-3。功率级160A的运作将结合多个实施案例进行说明。在该示例中，正模数转换器输出端进行了描述，但应该理解当模数转换器输出相应负值时，相应的晶体管是在H桥结构的相对侧“接通”(例如，在情况1中，模数转换器输出“-3”将导致PMOS晶体管166被“接通”以激活栅极控制信号gnp_2)。另外，模数转换器输出“0”导致通过运用栅极控制信号gpn和gnn，NMOS晶体管167和168连接到地被“接通”。当VC_H>VC_L>VBAT(情况1)：模数转换器输出“3”导致通过运用相应的栅极控制信号gpp_2，PMOS晶体管161连接到VC_H被“接通”；模数转换器输出“2”导致通过运用栅极控制信号gpp_1，PMOS晶体管162连接到VC_L被“接通”；且模数转换器输出“1”导致通过运用栅极控制信号gpp_0，PMOS晶体管163连接到VBAT被“接通”。当VC_H>VBAT>VC_L(情况2)：模数转换器输出“3”导致通过运用相应的栅极控制信号gpp_2，PMOS晶体管161连接到VC_H被“接通”；模数转换器输出“2”导致通过运用栅极控制信号gpp_0，PMOS晶体管163连接到VBAT被“接通”；且模数转换器输出“本文档来自技高网...

【技术保护点】
一种多级放大器，包括：被电源电压供给且可操作以产生至少两个输出电压的变换器电路；适用于比较电源电压各输出电压以产生驱动信号的电压比较器电路；和被模拟输入信号供给的放大器电路，所述放大器电路包括耦合到功率级驱动器和功率级的模数转换器，其中所述功率级驱动器接收来自所述电压比较器的驱动信号。

【技术特征摘要】
2013.09.27 US 14/039,2081.一种多级放大器，包括：被电源电压供给且可操作以产生具有不同幅度的至少两个输出电压的变换器电路；适用于比较电源电压与各输出电压以产生驱动信号的电压比较器电路；和被模拟输入信号供给的放大器电路，所述放大器电路包括耦合到功率级驱动器的模数转换器和功率级，其中所述功率级驱动器接收来自所述电压比较器的驱动信号。2.根据权利要求1所述的多级放大器，其中所述变换器电路是双输出型升降压式变换器，其产生的输出电压大于或小于所述电源电压的幅度。3.根据权利要求1所述的多级放大器，其中模数转换器是使用Δ-Σ架构实现的。4.根据权利要求1所述的多级放大器，其中所述模数转换器还包括量化器。5.根据权利要求1所述的多级放大器，其中所述放大器电路还包括所述功率级的输出端与所述模数转换器的输入端之间的反馈回路。6.根据权利要求1所述的多级放大器，其中所述模数转换器输出5或7个数字数据电平。7.根据权利要求1所述的多级放大器，其中所述功率级包括排列在H桥结构中的多个开关元件。8.根据权利要求7所述的多级放大器，其中所述H桥结构的每一侧包括耦合到每个所述输出电压的PMOS晶体管。9.根据权利要求7所述的多级放大器，其中所述H桥结构的每一侧包括耦合到所述输出电压和所述电源电压中的每一个的PMOS晶体管。10.根据权利要求1所述的多级放大器，其中所述模拟输入信号是音频信号。11.一种多级放大器，包括：被电源电压供给且可操作以产生具有不同幅度的至少两个输出电压的变换器电路；被模拟输入信号和所述电...

【专利技术属性】
技术研发人员：李丹，沈慧，潘扬，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛;BM