静电放电(ESD)电路制造技术

本公开内容的实施方式描述静电放电(ESD)电路以及相关联的技术和配置。在一种实施方式中，ESD电路包括：与电源电压节点和接地节点耦接的第一节点；与第一节点和电源电压节点耦接的第一晶体管；与第一节点和接地节点耦接的第二晶体管；与第一晶体管和第二晶体管耦接的第二节点；与第二节点耦接的第三晶体管；以及与第三晶体管耦接的第三节点，其中，用于对第一节点充电的第一时间段小于用于对第三节点放电的第二时间段。可以描述和/或要求保护其他实施方式。

【技术实现步骤摘要】
【专利摘要】本公开内容的实施方式描述静电放电(ESD)电路以及相关联的技术和配置。在一种实施方式中，ESD电路包括：与电源电压节点和接地节点耦接的第一节点；与第一节点和电源电压节点耦接的第一晶体管；与第一节点和接地节点耦接的第二晶体管；与第一晶体管和第二晶体管耦接的第二节点；与第二节点耦接的第三晶体管；以及与第三晶体管耦接的第三节点，其中，用于对第一节点充电的第一时间段小于用于对第三节点放电的第二时间段。可以描述和/或要求保护其他实施方式。【专利说明】静电放电(ESD)电路
本公开内容的实施方式总体上涉及集成电路领域，更具体地涉及静电放电(ESD)电路以及相关联的技术。
技术介绍
目前的静电放电(ESD)电路在电源具有快的上升时间的情况下可能经受高的浪涌电流，并且在一些情况下，在芯片的正常操作期间可能经受来自增益反馈的振荡。可以期望用于在减小快速上升电源的浪涌电流的情况下提供稳定的ESD保护的技术和配置。 【专利附图】【附图说明】 结合附图通过下面的详细描述将容易理解实施方式。为了方便描述，相似的附图标记指代相似的结构元件。在附图的图片中以举例但非限制的方式示出了实施方式。 图1示意性地示出了根据多种实施方式的包括静电放电(ESD)电路的管芯； 图2示意性地示出了根据多种实施方式的ESD电路； 图3示意性地示出了根据多种实施方式的ESD电路的替选配置； 图4示意性地示出了根据多种实施方式的ESD电路的替选配置； 图5示意性地示出了根据多种实施方式的ESD电路的替选配置； 图6示意性地示出了根据多种实施方式的ESD电路的替选配置； 图7示意性地示出了根据多种实施方式的ESD电路的替选配置； 图8a示意性地示出了根据多种实施方式的ESD电路的替选配置； 图Sb示意性地示出了根据多种实施方式的ESD电路的替选配置； 图9示意性地示出了根据多种实施方式的针对图2的ESD电路的电源电压节点的电流随时间变化的示例图表； 图10示意性地示出了根据多种实施方式的图2的ESD电路的各个节点的电压随时间变化的不例图表； 图11是根据多种实施方式的用于制造或设计ESD电路的方法的流程图；以及 图12示意性地示出了根据多种实施方式的包括具有ESD电路的管芯的示例系统。 【具体实施方式】 本公开内容的实施方式描述了静电放电(ESD)电路以及相关联的技术和配置。在下面的详细描述中，参考形成本文的一部分的附图，其中，在全文中相似的附图标记指代相似的部件，并且其中，通过其中可以实现本公开内容的主题的说明性实施方式的方式示出了实施方式。要理解的是，可以在不偏离本公开内容的范围的情况下利用其他实施方式并且进行结构变化或逻辑变化。因此，不在限制意义上来进行下面的详细描述，并且实施方式的范围由所附权利要求及其等同方案来限定。 出于本公开内容的目的，短语“A和/或B”意指(A)、⑶、或(A和B)。出于本公开内容的目的，短语“A、B、和/或C”意指(A)、⑶、(C)、(A和B)、(A和C)、(B和C)或(A、B 和 C)。 描述可以使用短语“在实施方式中”或“在多种实施方式中”，其可以分别指代相同实施方式或不同实施方式中的一种或更多种实施方式。此外，如关于本公开内容的实施方式所使用的那样，术语“包括”、“包含”、“具有”等是同义的。术语“耦接”可以指代直接连接、间接连接或间接通信。 在本文中可以使用术语“与……耦接”连同其衍生词语。“耦接”可以意指下述中的一个或更多个。“耦接”可以表示两个或更多个元件直接物理接触或电接触。然而，“耦接”也可以表示两个或更多个元件彼此间接接触但仍彼此协作或交互，并且可以表示一个或更多个其他元件耦接或连接在被称为彼此耦接的元件之间。 图1示意性地示出了根据多种实施方式的包括静电放电(ESD)电路的管芯100。在一些实施方式中，管芯100可以包括一个或更多个瞬态ESD钳位电路(下文中称为“ESD钳位电路102”)形式的ESD电路。ESD钳位电路102可以被配置成保护管芯上的其他电路110免受ESD事件诸如例如静态冲击或其他电力浪涌。其他电路110可以包括例如用于将电信号路由到有源器件或从有源器件路由电信号的一个或更多个晶体管、存储器单元或其他有源器件和/或互连电路、或者对ESD事件敏感的任何其他电路。 在一些实施方式中，可以通过使用半导体制造技术诸如例如互补金属氧化物半导体(CMOS)技术或其他合适的技术来将ESD钳位电路102形成在管芯100的作用侧。ESD钳位电路102可以被布置成与管芯100的电力连接104和接地连接106相邻，或者被布置在管芯100的电力连接104与接地连接106之间。例如，在一些实施方式中，电力连接中的一个或更多个电力连接可以与图2至图8的ESD电路200中的电源电压(VDD或VSS)节点耦接，并且接地连接106中的一个或更多个接地连接可以与图2至图8的ESD电路200中的接地(GND)节点耦接。 电力连接104和接地连接106可以包括例如互连结构或触头诸如例如凸块、柱、迹线、通孔、焊盘或其他合适的结构，并且可以被配置成分别针对管芯的操作(例如，处理、发送/接收输入/输出信号、存储信息、执行代码等)提供电源电压和接地。如本文中所使用的那样，“接地”可以表示任何合适的电压一包括非零电压。 在所描绘的实施方式中，电力连接104、接地连接106以及ESD钳位电路102布置在管芯100的周边区域中，其他电路110布置在管芯100的中央区域中。在其他实施方式中，可以以任何合适的配置而不是所描绘的配置来布置电力连接104、接地连接106、ESD钳位电路102和/或其他电路110。 图2示意性地示出了根据多种实施方式的ESD电路200。ESD电路200可以例如表示图1中描绘的ESD钳位电路102中的某个ESD钳位电路。在一些实施方式中，ESD电路200包括正的电源电压节点(下文中称为“VDD”)和接地节点(下文中称为“GND”)。在一些实施方式中，VDD可以与结合图1描述的电力连接104中的一个或更多个电力连接耦接，并且GND可以与结合图1描述的接地连接106中的一个或更多个接地连接耦接。 根据多种实施方式，ESD电路200可以包括:与VDD和GND耦接的第一节点nl、与第一节点nl和VDD耦接的第一晶体管Ml、与第一节点nl和GND耦接的第二晶体管M2、与第一晶体管Ml和第二晶体管M2耦接的第二节点n2、与第二节点n2耦接的第三晶体管M3以及与第三晶体管M3耦接的第三节点n3。在一些实施方式中，如可以看到的那样，ESD电路200还可以包括:与第三节点n3耦接的第四晶体管M4、与第三节点n3耦接的第五晶体管M5、与第三节点n3耦接的第六晶体管M6、与第三节点n3耦接的第七晶体管M7以及被配置成将第四晶体管M4与第三节点n3耦接的锁存节点。 在一些实施方式中，如可以看到的那样，第一节点nl可以与包括第一晶体管Ml和第二晶体管M2的反相器耦接。如可以看到的那样，第一节点nl可以与第一晶体管Ml的栅极和第二晶体管M2的栅极耦接，第一晶体管Ml的源极可以与VDD耦接，第二晶体管M2的源极可以与GND耦接，第一晶体管Ml本文档来自技高网...

【技术保护点】
一种静电放电(ESD)电路，包括：与电源电压节点和接地节点耦接的第一节点；与所述第一节点和所述电源电压节点耦接的第一晶体管；与所述第一节点和所述接地节点耦接的第二晶体管；与所述第一晶体管和所述第二晶体管耦接的第二节点；与所述第二节点耦接的第三晶体管；以及与所述第三晶体管耦接的第三节点，其中，用于对所述第一节点充电的第一时间段小于用于对所述第三节点放电的第二时间段。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：布鲁斯·J·特施，
申请(专利权)人：特里奎恩特半导体公司，
类型：发明
国别省市：美国;US