一种图形处理器的片上存储层次结构制造技术

一种图形处理器的片上存储层次结构，采用三层存储结构设计，分别是：寄存器层、片上SRAM层和显示存储器层。寄存器层与片上SRAM层相连，片上SRAM层与显示存储器层相连。寄存器层可以直接对片上SRAM层进行数据读写访问，也可以通过片上SRAM层对显示存储器层进行访问；片上SRAM层可以直接对显示存储器层进行读写访问。通过上述三层片上存储层次设计，不但能够隐藏图形处理过程中的存储器访问延迟、充分捕捉图形处理数据访问的局部性，还能够在图形处理器进行存储器数据访问时实现高效的数据缓冲，从而提升存储器数据带宽利用率。

【技术实现步骤摘要】
【专利摘要】一种图形处理器的片上存储层次结构，采用三层存储结构设计，分别是：寄存器层、片上SRAM层和显示存储器层。寄存器层与片上SRAM层相连，片上SRAM层与显示存储器层相连。寄存器层可以直接对片上SRAM层进行数据读写访问，也可以通过片上SRAM层对显示存储器层进行访问；片上SRAM层可以直接对显示存储器层进行读写访问。通过上述三层片上存储层次设计，不但能够隐藏图形处理过程中的存储器访问延迟、充分捕捉图形处理数据访问的局部性，还能够在图形处理器进行存储器数据访问时实现高效的数据缓冲，从而提升存储器数据带宽利用率。【专利说明】一种图形处理器的片上存储层次结构
本专利技术涉及计算机硬件
，尤其涉及一种图形处理器的片上存储层次结构。
技术介绍
随着图形化应用的不断增加，早期单靠CPU进行图形绘制的解决方案已经难以满足成绩和技术增长的图形处理需求，图形处理器(Graphic Processing Unit，GPU)应运而生。从1999年Nvidia发布第一款GPU产品至今，GPU技术的发展主要经历了固定功能流水线阶段、分离染色处理器架构阶段、统一染色处理器架构阶段，其图形处理能力不断提升，应用领域也从最初的图形绘制逐步扩展到通用计算领域。GPU流水线高速、并行的特征和灵活的可编程能力，为图形处理和通用并行计算提供了良好的运行平台。 而图形处理器的存储层次结构设计是GPU设计过程中的关键技术，也是GPU设计的难点之一，其设计的优劣直接影响图形处理性能。因此，如何通过合理的片上存储层次结构来捕捉数据访问局部性，从而隐藏数据访问延迟，以及如何对所读写的存储器数据进行缓冲，从而提升显示存储器数据带宽利用率是GPU设计的核心内容之一。
技术实现思路
本专利技术的目的是提供一种图形处理器的片上存储层次结构，从而能够降低图形处理过程中的数据访问延迟，提升显示存储器的数据带宽利用率。 本专利技术的技术解决方案是: 一种图形处理器的片上存储层次结构，其特殊之处在于:包括从上到下依次包括寄存器层、片上SRAM层和显示存储器层； 所述寄存器层直接对片上SRAM层进行数据读写访问，同时通过片上SRAM层对显示存储器层进行访问；片上SRAM层直接对显示存储器层进行读写访问。 上述寄存器层包括多个图形属性寄存器。 上述片上SRAM层包括多个高速缓冲器和至少一个图像数据缓冲器； 上述显示存储器层包括两个存储管理单元、第一存储器I和第二存储器2，所述存储管理单元包括两路独立的第一访存仲裁与存储保护单元I和第二访存仲裁与存储保护单元2、两路独立的第一存储控制器I和第二存储控制器2 ; 所述第一存储控制器I实现外部存储器芯片的数据访问和时序控制； 所述第一访存仲裁与存储保护单元I根据片上SRAM层的缓冲器的访问请求，第一控制第一存储控制器I从相应的第一存储器I中读写数据； 所述第二访存仲裁与存储保护单元2根据片上SRAM层的缓冲器的访问请求，控制第二存储控制器2从相应的第二存储器2中读写数据。 多个图形属性寄存器分别为颜色寄存器、深度寄存器、染色处理器内核中的通用寄存器和像素寄存器。 多个高速缓冲器分别为颜色高速缓冲器、深度高速缓冲器、染色处理器内核中的指令和数据高速缓冲器和图像数据缓冲器。 本专利技术的技术效果是: 1、本专利技术提供的图形处理器的片上存储层次结构不但能够降低图形处理过程中的数据访问延迟，充分捕捉图形处理数据访问的局部性，还能够在图形处理器进行存储器数据访问时实现高效的数据缓冲，从而提升存储器数据带宽利用率。 2、寄存器层直接对片上SRAM层进行数据读写访问，同时通过片上SRAM层对显示存储器层进行访问；片上SRAM层直接对显示存储器层进行读写访问，大幅提升显示存储器层的存储器数据带宽利用率，降低数据访问延迟。 3、当寄存器层数据访问存在局部性时，能够大幅减少对显示存储器层的访问请求数量，提高数据返回速度，从而提高访问速度。 【专利附图】【附图说明】 图1是本专利技术图形处理器的片上存储层次结构框图。 图2是本专利技术所述显示存储器层中存储访问控制和管理模块结构框图。 【具体实施方式】 下面结合附图和具体实施例，对本专利技术的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本专利技术一部分实施例，而不是全部的实施例，基于本专利技术中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本专利技术的保护范围。 如图1所示，一种图形处理器的片上存储层次结构，其特征在于:所述结构包括三层存储结构，分别是:寄存器层、片上SRAM层和显示存储器层。寄存器层与片上SRAM层相连，片上SRAM层与显示存储器层相连。所述寄存器层包括:3D引擎在图形绘制过程中使用到的和处理完成后用来存储像素数据的寄存器；3D引擎在进行顶点和像素染色过程中，染色处理器内核中所集成的通用寄存器；显示控制模块在进行图像处理时用来存储像素数据的像素寄存器。所述片上SRAM层包括:用来缓存3D引擎图形绘制完成后图像数据的像素Cache和Z-buffer Cache ;3D引擎在进行顶点和像素染色过程中，染色处理器内核用来缓存所执行指令和所需要数据的1-Cache和D-Cache ;显示控制模块在进行图像处理的过程中用来进行行数据缓冲的SRAM。所述显示存储器层包括:2路独立的显示存储器通道，包括独立的存储访问控制和管理模块和显示存储器控制器。其中一路用来存储主机接口中命令处理器模块(CMD)和DMA模块，以及3D引擎在进行图形处理过程中所产生的和所用到的图形数据、纹理数据，以及3D引擎图形绘制产生的图像数据；另一路用来存储从外部数字视频接口所输入的两路视频数据。 下面分别详细介绍各层的具体结构及功能: I寄存器层。寄存器层主要包括以下几个模块内的寄存器: 1.1 3D引擎模块中的像素颜色寄存器:3D引擎的一个重要功能就是能够对所绘制像素的颜色进行各种处理，包括各种测试、逻辑操作等。而这些处理的前提是需要获取显示存储器颜色缓冲区中对应像素点的颜色，并存储在像素颜色寄存器中，然后再与当前绘制的像素颜色一起进行操作。片段处理单元首先访问SRAM层中的像素Cache，在不命中的情况下再访问第三层中的显示存储器，最终将得到的数据存入像素颜色寄存器中。 1.2 3D引擎模块中的像素深度寄存器:3D引擎的一个重要功能就是能够对所绘制像素的深度进行测试，从而剔除掉最终不会写入颜色帧缓冲区中的像素。而深度测试的前提是需要获取显示存储器深度缓冲区中对应像素点的深度数据，并存储在像素深度寄存器中，然后再与当前绘制的像素深度进行比较。片段处理单元首先访问SRAM层中的Z-buffer Cache，在不命中的情况下再访冋显不存储器层?米度缓冲区，最终将得到的株度数据存入像素深度寄存器中。 1.3 3D引擎模块中染色处理器内核的通用寄存器:染色处理器内核是RISC结构，在运行染色程序时均基于内核中的32个32b通用寄存器。当需要从显示存储器中获取数据时，染色处理器内核首先使用LOAD指令访问SRAM层中的指令和数据Cache，在不命中的情况下再访问显示存储器层中的指令和数据区域，最终将得到的数据同本文档来自技高网...

【技术保护点】
一种图形处理器的片上存储层次结构，其特征在于：包括从上到下依次包括寄存器层、片上SRAM层和显示存储器层；所述寄存器层直接对片上SRAM层进行数据读写访问，同时通过片上SRAM层对显示存储器层进行访问；片上SRAM层直接对显示存储器层进行读写访问。

【技术特征摘要】

【专利技术属性】
技术研发人员：田泽，张骏，许宏杰，黎小玉，卢俊，安博锋，
申请(专利权)人：中国航空工业集团公司第六三一研究所，
类型：发明
国别省市：陕西;61