一种宽带隙半导体器件(1)，包括衬底(10)和肖特基电极(4)。衬底(10)由具有主面(10a)的宽带隙半导体材料形成并包括第一导电类型区(17)和第二导电类型区(15)。肖特基电极(4)邻接衬底(10)的主面(10a)布置。在衬底(10)处，形成具有与主面(10a)接续的侧面(10b)以及与侧面(10b)接续的底部(10c)的沟槽。肖特基电极(4)在沟槽的侧面(10b)以及主面(10a)处邻接第一导电类型区(17)，且在沟槽的底部(10c)处邻接第二导电类型区(15)。沟槽的侧面(10b)相对于衬底(10)的主面(10a)倾斜。因此，提供能缓解肖特基电极(4)和衬底(10)之间的界面处的电场的宽带隙半导体器件(1)以及制造宽带隙半导体器件(1)的方法。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种宽带隙半导体器件(1)，包括衬底(10)和肖特基电极(4)。衬底(10)由具有主面(10a)的宽带隙半导体材料形成并包括第一导电类型区(17)和第二导电类型区(15)。肖特基电极(4)邻接衬底(10)的主面(10a)布置。在衬底(10)处，形成具有与主面(10a)接续的侧面(10b)以及与侧面(10b)接续的底部(10c)的沟槽。肖特基电极(4)在沟槽的侧面(10b)以及主面(10a)处邻接第一导电类型区(17)，且在沟槽的底部(10c)处邻接第二导电类型区(15)。沟槽的侧面(10b)相对于衬底(10)的主面(10a)倾斜。因此，提供能缓解肖特基电极(4)和衬底(10)之间的界面处的电场的宽带隙半导体器件(1)以及制造宽带隙半导体器件(1)的方法。【专利说明】
本专利技术涉及一种宽带隙半导体器件，以及制造宽带隙半导体器件的方法。更特别地，本专利技术涉及一种能缓和肖特基电极和衬底之间的界面处的电场的宽带隙半导体器件以及制造这种宽带隙半导体器件的方法。
技术介绍
诸如肖特基势皇二极管(SBD)以及结型势皇肖特基二极管(JBS)的半导体器件具有其中肖特基电极形成在衬底上的构造。因为在肖特基势皇二极管中适于用作电极材料的金属和半导体之间的功函数差小，所以与PN 二极管相比，反向电压施加过程中的漏电流容易变大。因此提出各种构造以便减小漏电流。 例如，日本专利公布N0.2001-85704(PTD I)公开了一种碳化硅肖特基二极管，其包括形成在邻接肖特基电极的周边区域的衬底的区域处的P+保护环区域，其具有与衬底的主面接触的png。而且，日本专利公布N0.2009-16603 (PTD 2)公开了一种结型势皇肖特基二极管，其在邻接肖特基电极的衬底处具有集中形成的多个P型层。 引用文献列表 专利文献 PTD 1:日本专利公布 N0.2001-85704 PTD 2:日本专利公布 N0.2009-16603
技术实现思路
技术问题 但是，难以足够减小日本专利公布N0.2001-85704和日本专利公布N0.2009-16603中公开的肖特基二极管中的肖特基电极和衬底之间的界面处的电场。 鉴于上述内容，本专利技术的目的是提供一种能有效缓解肖特基电极和衬底之间的界面处的电场的宽带隙半导体器件，以及制造这种宽带隙半导体器件的方法。 解决问题的技术方案 根据本专利技术的宽带隙半导体器件包括衬底以及肖特基电极。由宽带隙半导体材料形成的衬底具有主面并包括第一导电类型区以及第二导电类型区。肖特基电极邻接衬底的主面布置。在衬底处形成沟槽，其具有与主面接续的侧面以及与侧面接续的底部。肖特基电极在沟槽的侧面和主面处邻接第一导电类型区，且在沟槽的底部处邻接第二导电类型区。沟槽的侧面相对于衬底的主面倾斜。如本文所用，宽带隙半导体材料是指具有大于硅的带隙的半导体材料。 根据本专利技术的宽带隙半导体器件，肖特基电极在沟槽的侧面和主面处邻接第一导电类型区，且在沟槽的底部处邻接第二导电类型区。因此，通过在反向电压的施加过程中增大第二导电类型区和第一导电类型区之间的界面处的电场，可缓解肖特基电极和第一导电类型区之间的界面处的电场。 根据本专利技术的宽带隙半导体器件，沟槽的侧面相对于衬底的主面倾斜。因此，与沟槽的侧面平行于衬底的主面的情况相比，可增大肖特基电极和第一导电类型区之间的接触面积。因此，可确保电流路径，因为在正向电压的施加过程中增大了电子发射的表面利用百分比。 在上述宽带隙半导体器件中，宽带隙半导体材料优选为碳化硅。因此，可获得具有高击穿电压的宽带隙半导体器件。 在上述宽带隙半导体器件中，主面相对于侧面的角度大于或等于50°且小于或等于85°。在主面相对于侧面的角度小于50°的情况下，缓解肖特基电极和第一导电类型区之间的界面处的电场的效果变得较小。在主面相对于侧面的角度大于85°的情况下，不能确保足够的电流路径。通过将主面相对于侧面的角度设定为大于或等于50°且小于或等于85°，可改善缓解肖特基电极和第一导电类型区之间的界面处的电场的效果并能确保足够的电流路径。 在上述宽带隙半导体器件中，沟槽包括彼此相邻的第一沟槽和第二沟槽。第二导电类型区包括邻接第一沟槽底部的第一第二导电类型区，邻接第二沟槽底部的第二第二导电类型区，以及布置在第一第二导电类型区和第二第二导电类型区之间的第三第二导电类型区。因此，即使在不能减小第一沟槽和第二沟槽之间的距离的情况下，也能有效缓解肖特基电极和第一导电类型区之间的界面处的电场。 优选地，在上述宽带隙半导体器件中，衬底包括邻接肖特基电极的外周的第四第二导电类型区。因此，可缓解肖特基电极外周处的电场强度。 制造根据本专利技术的宽带隙半导体器件的方法包括如下步骤。制备具有主面并包括第一导电类型区和第二导电类型区的由宽带隙半导体材料形成的衬底。在衬底的主面处形成具有与主面接续的侧面以及与侧面接续的底部的沟槽。形成肖特基电极，在衬底的主面和沟槽的侧面处邻接第一导电类型区，以及在沟槽的底部处邻接第二导电类型区。在形成沟槽的步骤中，沟槽的侧面形成为相对于衬底的主面倾斜。 根据制造根据本专利技术的宽带隙半导体器件的方法，制造具有在沟槽侧面和主面处邻接第一导电类型区以及在沟槽底部处邻接第二导电类型区的肖特基电极的宽带隙半导体器件。因此，通过增大反向电压施加过程中的第二导电类型区的电场，可缓解肖特基电极和第一导电类型区之间的界面处的电场。 根据制造根据本专利技术的宽带隙半导体器件的方法，制造具有相对于衬底主面倾斜的沟槽侧面的宽带隙半导体器件。因此，与沟槽侧面平行于衬底主面的情况相比，可增大肖特基电极和第一导电类型区之间的接触面积。因此，可确保电流路径，因为增大了正向电压施加过程中的电子发射的表面利用百分比。 优选地，在制造上述宽带隙半导体器件的方法中，通过热蚀刻执行形成沟槽的步骤。因此，可消除沟槽侧面处的损伤。 专利技术的有益效果 根据本专利技术，可提供一种使肖特基电极和衬底之间的界面处的电场被有效缓和的宽带隙半导体器件，以及制造宽带隙半导体器件的方法。 【专利附图】【附图说明】 图1是示意性示出根据本专利技术第一实施例的宽带隙半导体器件的构造的截面图。 图2是图1中的区域II的放大图。 图3是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法的流程图。 图4是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法中的第一步的截面图。 图5是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法中的第二步的截面图。 图6是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法中的第三步的截面图。 图7是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法中的第四步的截面图。 图8是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法中的第五步的截面图。 图9是示意性示出制造根据本专利技术第一实施例的宽带隙半导体器件的方法中的第六步的截面图。 图10是示意性示出根据本专利技术第二实施例的宽带隙半导体器件的构造的截面图。 图11是示意性示出制造根据本专利技术第二实施例的宽带隙半导体器件的方法中的第五步的截面图。 图12是示意性示出制造根本文档来自技高网...
【技术保护点】
一种宽带隙半导体器件，包括：衬底，所述衬底由宽带隙半导体材料形成，具有主面，并且包括第一导电类型区和第二导电类型区，以及邻接所述衬底的所述主面布置的肖特基电极，所述衬底具有形成的沟槽，所述沟槽包括与所述主面接续的侧面以及与所述侧面接续的底部，所述肖特基电极在所述沟槽的所述侧面以及所述主面处邻接所述第一导电类型区，并且在所述沟槽的所述底部处邻接所述第二导电类型区，所述沟槽的所述侧面相对于所述衬底的所述主面倾斜。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：和田圭司，增田健良，日吉透，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。