一种PHY特性仿真方法及系统技术方案

本发明专利技术公开了一种物理层(PHY)特性仿真方法及系统。上述方法包括以下步骤：配置SBus总线；所述SBus总线配置完成后，配置PHY；所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY；配置并验证所述PHY的特性。本发明专利技术公开的PHY特性仿真方法及系统，能够更有效地开展PHY的特性验证，减少验证周期，并能够控制成本。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种物理层(PHY)特性仿真方法及系统。上述方法包括以下步骤：配置SBus总线；所述SBus总线配置完成后，配置PHY；所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY；配置并验证所述PHY的特性。本专利技术公开的PHY特性仿真方法及系统，能够更有效地开展PHY的特性验证，减少验证周期，并能够控制成本。【专利说明】一种PHY特性仿真方法及系统
本专利技术涉及芯片设计和验证领域，尤其涉及一种PHY特性仿真方法及系统。
技术介绍
随着芯片的集成度越来越高，设计规模越来越大，验证的难度也越来越高。其中，一个主要因素就是验证周期越来越长，为了解决这个问题，也相继出现了诸如使用仿真速度更快的软件、硬件加速等技术来提高仿真速度、缩短验证周期。但是，新技术的引进会造成成本的上升。
技术实现思路
本专利技术提供一种PHY特性仿真方法及系统，能够更有效地开展PHY的特性验证，减少验证周期，并能够控制成本。 为了解决上述问题，本专利技术提供一种物理层(PHY)特性仿真方法，包括以下步骤:配置SBus总线；所述SBus总线配置完成后，配置PHY ;所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY ;配置并验证所述PHY的特性。 进一步地，所述配置SBus总线包括:配置SBus总线的时序，该时序满足SBus总线对时序的要求，则所述SBus总线配置正确。 进一步地，所述SBus总线配置完成后，配置PHY包括:所述SBus总线配置完成之后，通过Sbus命令配置所述PHY的状态机，若所述PHY的状态机跳转正常，则所述PHY配置正确。 进一步地，所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY包括:所述SBus总线及所述PHY均配置正确后，由数据处理(DP)模块把所述配置信息输入到SBus模块中，然后由所述SBus模块识别所述配置信息并配置所述PHY。 本专利技术还提供一种PHY特性仿真系统，包括:SBus模块、PHY、数据处理(DP)模块以及仿真模型。所述SBus模块，用于配置SBus总线；所述SBus模块，用于在所述SBus总线配置完成后，配置所述PHY ;所述DP模块，用于在所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY ;所述DP模块及所述仿真模型，用于配置并验证所述PHY的特性。 进一步地，所述SBus模块，用于在所述配置SBus总线的过程中，配置所述SBus总线的时序，该时序满足SBus总线对时序的要求，则所述SBus总线配置正确。 进一步地，所述SBus模块，用于在所述SBus总线配置完成之后，通过Sbus命令配置所述PHY的状态机，如果所述PHY的状态机跳转正常，则所述PHY配置正确。 进一步地，所述DP模块，用于在所述SBus总线及所述PHY均配置正确后，把所述PHY的配置信息输入到所述SBus模块中，然后由所述SBus模块识别所述配置信息并配置所述 PHY0 本专利技术根据PHY的特性仿真特点，将PHY特性仿真划分为阶段化，使其具有仿真周期短，仿真效率高的特点，同时能够避免因为新技术引进而造成成本上升的问题。 【专利附图】【附图说明】 图1所示为本专利技术较佳实施例提供的PHY特性仿真方法的流程图； 图2所示为本专利技术较佳实施例提供的PHY特性仿真系统的示意图； 图3所示为PHY特性仿真的难度和仿真时间的关系的示意图。 【具体实施方式】 如图1所示，本专利技术较佳实施例提供一种PHY特性仿真方法，包括以下步骤:S01:配置SBus总线；S02:所述SBus总线配置完成后，配置PHY ；S03:所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY ;S04:配置并验证所述PHY的特性。 本专利技术较佳实施例还提供一种PHY特性仿真系统，包括:SBus模块、PHY、数据处理(Data Processing，DP)模块以及仿真模型。所述SBus模块，用于配置SBus总线；所述SBus模块，用于在所述SBus总线配置完成后，配置所述PHY ;所述DP模块，用于在所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY ;所述DP模块及所述仿真模块，用于配置并验证所述PHY的特性。 以下参照图2及图3详细说明本专利技术较佳实施例。 图2所示为本专利技术较佳实施例提供的PHY特性仿真系统的示意图。如图2所示，本专利技术较佳实施例提供的PHY特性仿真系统包括SBus模块、PHY、DP模块以及仿真模型。 具体而言，仿真模型例如为BFM仿真模型，用于PHY特性的仿真。 SBus模块是一个接入到Avago IP核的总线模块，使得Avago的IP核可以让用户去配置、调试、特征化和观察终端IP的状态和操作。其中，Avago任何兼容SBus协议的IP核都需要SBus技术。SBus协议是Avago提供的一种总线协议，它对传输的数据有严格的时序要求，如果发送的数据不满足SBus总线对时序的要求，则接收端无法正常识别数据，所以，配置SBus总线的时序总要满足特定的时序收敛方式。即，配置SBus总线的时序为SBus总线能正常传输指令、数据时的收敛时序。 PHY是由Avago提供的物理层。于此，PHY验证的目的是检查PHY宏的Lane WidthReduct1n、Lane Reversal、DFE tunning等特性的正确性，确保这些特性在整个设计芯片中功能的可用性。具体而言，由SBus模块(例如，SBus Master)控制并配置PHY，通过把SBus总线的配置时序定义成任务，通过调用配置PHY，如果PHY的状态机跳转正常，则PHY配置正确。 DP模块管理整个设计芯片的寄存器，于验证PHY的特性时，需要从寄存器端口将配置信息输入到设计芯片中。于此，若SBus总线和PHY都配置正确，就可以通过DP模块把PHY的配置信息传输到PHY中。如图1所示，配置信息从DP模块输入到SBus模块(例如，SBus Master)中，然后由SBus模块(SBus Master)识别配置信息并配置PHY。之后，可以进一步做PHY的特性测试。 本专利技术较佳实施例将PHY的特性仿真过程划分成四个阶段。具体而言，第一阶段是配置SBus总线:由于PHY是由Avago提供的，这需要SBus技术，所以，仿真的第一步需要配置并验证SBus总线，使其正常工作，验证这部分内容只需要10万ns左右的仿真时间。第二阶段是配置PHY:在SBus总线配置完成之后，需要通过SBus命令配置PHY的状态机，这个过程需要50万ns的仿真时间。第三阶段是从DP模块方向配置SBus总线、PHY:这个阶段不需要额外的仿真时间，却能帮助定位仿真中遇到的问题。第四阶段是配置PHY的特性:这部分的仿真时间和PHY的特性有关，最大的需要几百万ns，最小的甚至不需要额外的仿真时间。其中，为了提高仿真环境的可重用性，可以将每个仿真阶段定义成一个仿真任务，通过调用和修改任务，可以完成其他特性的仿真。 图3所示为PHY特性仿真的难度和仿真时间的关系的示意图。如图3所示，通过分本文档来自技高网...

【技术保护点】
一种物理层(PHY)特性仿真方法，其特征在于，包括以下步骤：配置SBus总线；所述SBus总线配置完成后，配置PHY；所述SBus总线及所述PHY均配置正确后，将所述PHY的配置信息传输至所述PHY；配置并验证所述PHY的特性。

【技术特征摘要】

【专利技术属性】
技术研发人员：康松松，王振江，王朝辉，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11